[发明专利]具有改良感测的磁电阻内存结构及相关感测方法

说明书

本发明涉及具有改良感测的磁电阻内存结构及相关感测方法，其中，一种磁电阻内存(MRM)结构包括源极线与包括源极区及漏极区的第一晶体管。该源极线电气连接至该第一晶体管的该源极区。该MRM结构进一步包括MRM单元，该MRM单元包括与MRM磁性穿隧接面(MTJ)电气串联的MRM晶体管。该MRM晶体管电气连接至该第一晶体管的该漏极区，致使该MRM单元与该第一晶体管电气串联。另外，该MRM结构进一步包括电气连接至该第一晶体管与该MRM晶体管的中点节点的电压放大器，电气连接至该电压放大器的感测放大器，且电气连接至该MRM单元的该MRM MTJ的位线。

技术领域

本揭示内容大体有关于用在集成电路的磁电阻内存(magneto-resistivememory；MRM)结构，且有关使用此类MRM结构的方法。更特别的是，本揭示内容有关于在低读取电压具有改良感测的MRM结构及相关感测方法。

背景技术

MRM是一种受人注目的内存技术，其提供非易失性、高效能及高耐久性。除了本领域所熟知的以外，MRM结构还包括，例如，自旋扭力转移式磁电阻随机存取内存(STT-MRAM)、压控磁性非等向性磁电阻随机存取内存(VCMA-MRAM)及自旋轨道扭力式磁电阻随机存取内存(SOT-MRAM)。不论特定的类型如何，参考图1，MRM单元100包括与MRM场效应晶体管(FET)102(以下称为MRM晶体管103)串联的MRM磁性穿隧接面(MTJ)101。MRM MTJ 101包括磁性固定或针扎层(pinned layer)111(其为设定成特定极性的永久磁铁)、磁性自由层112(具有可变极性)以及穿隧阻障层(tunnel barrier layer)113(使固定层111与自由层112分离)。当MRM MTJ 101处于平行状态(层111及112有相同的极性)时，MRM单元100表示逻辑零(0)。当MRM MTJ 101处于反平行状态(层111及112有相反的极性)时，MRM单元100表示逻辑壹(1)。MRM晶体管102包括半导体衬底121，设置在衬底121中的离子掺杂MRM源极、漏极区122、123，以及在MRM源极、漏极区122、123之间上覆衬底121的导电栅极124。施加至栅极124的控制电压控制在MRM源极、漏极区122、123之间的底下沟道125通过的电流流量。

控制电压由字线(WL)131施加至栅极124。源极线(SL)132电气连接至MRM源极区122。位线(BL)133电气连接至MRM MTJ 101，MRM MTJ 101接着电气连接至MRM漏极区123。在集成电路上的内存阵列中，SL 132可如此连接至多个MRM晶体管102，以及BL 133可如此连接至多个MRM MTJ 101。在BL 133上选择一记忆单元100通过开启它的WL 131。当从BL 133到SL 132横跨单元100有相对大的电压(例如，约400mV或更大)时，选定单元的MTJ 101被写成取决于此电压(BL 133高位对SL 132高位)的极性的特定状态。当单元100处于逻辑零(0)或平行状态时，它的MTJ电阻(R0)低于在单元100处于逻辑壹(1)或反平行状态(R1)时的。选定单元100的读取可通过感测从BL 133到SL 132的电阻来实施。在有些装置中，为了区别写入及读取操作以及避免在读取操作期间不慎干扰单元100，“感测”或“读取”电压可能低于写入电压，然而在其他装置中，它不需要较低。不过，随机装置差异(例如，尺寸及其他参数)可能导致R0及R1的对应差异。因此，对于有些MRM MTJ 101，用于特定装置的R0及R1的实际分布实际上可能重迭。在此情形下，可能难以准确地读取记忆单元100的状态。

因此，最好提供在低读取电压具有改良感测的MRM结构及相关感测方法。此外，由以下结合附图、上述“技术领域”及“背景技术”的详细说明及随附权利要求书可明白本揭示内容的其他合意特征及特性。

发明内容