[发明专利]制造存储器件的方法及存储器件

说明书

本申请公开了一种制造存储器件的方法及存储器件。制造存储器件的方法包括：形成绝缘叠层结构，所述绝缘叠层结构包括交替堆叠的多个牺牲层和多个层间绝缘层；基于所述绝缘叠层结构，在所述绝缘叠层结构的中间区域形成核心结构，在所述绝缘叠层结构的边缘区域形成多个分区结构；形成保护层，所述保护层至少覆盖所述分区结构的侧壁，所述侧壁平行于所述绝缘叠层结构的堆叠方向；以及蚀刻各个所述分区结构以在所述分区结构的至少一侧形成多个台阶。该制造存储器件的方法在分区结构的侧壁形成保护层，从而减少或避免台阶形成过程中产生的SDS变形，避免出现电连接线的接触失效问题。

技术领域

本发明涉及存储器技术领域，更具体地，涉及制造存储器件的方法及存储器件。

背景技术

存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。

现有的3D存储器件主要用作非易失性的闪存。两种主要的非易失性闪存技术分别采用NAND和NOR结构。与NOR存储器件相比，NAND存储器件中的读取速度稍慢，但写入速度快，擦除操作简单，并且可以实现更小的存储单元，从而达到更高的存储密度。因此，采用NAND结构的3D存储器件获得了广泛的应用。

现有技术中，采用分区台阶结构(Staircase Divide Scheme,SDS)来减少台阶区域的面积。由于在通过逐步蚀刻形成分区台阶结构的过程中，暴露在外侧的台阶被蚀刻的次数最多，从而会在分区台阶结构产生SDS变形(Sidewalk)。SDS变形会导致后续工艺中的接线出现问题，严重影响存储器件的性能，甚至使其无法正常工作。期望进一步改进存储器件的结构及其制造方法，从而提高存储器件的良率和可靠性。

发明内容

鉴于上述问题，本发明的目的在于提供一种制造存储器件的方法及存储器件，其中，在分区结构的侧壁形成保护层，从而减少或避免蚀刻过程中产生的SDS变形。

根据本发明的一方面，提供一种制造存储器件的方法，包括：形成绝缘叠层结构，所述绝缘叠层结构包括交替堆叠的多个牺牲层和多个层间绝缘层；基于所述绝缘叠层结构，在所述绝缘叠层结构的中间区域形成核心结构，在所述绝缘叠层结构的边缘区域形成多个分区结构；形成保护层，所述保护层至少覆盖所述分区结构的侧壁；以及蚀刻各个所述分区结构以在所述分区结构的至少一侧形成多个台阶。

优选地，蚀刻各个所述分区结构的步骤包括：蚀刻各个所述分区结构以在所述分区结构的至少一侧形成初步台阶结构；以及对所述初步台阶结构进行进一步蚀刻以形成所述多个台阶。

优选地，在形成所述初步台阶结构之前形成所述保护层。

优选地，在形成所述初步台阶结构之后、形成所述多个台阶之前形成所述保护层，所述保护层覆盖所述初步台阶结构的侧壁以及所述分区结构中未形成所述初步台阶结构的侧壁，覆盖在所述初步台阶结构的侧壁上的所述保护层作为形成所述多个台阶的掩膜。

优选地，形成多个台阶之后，还包括：去除所述保护层。

优选地，所述边缘区域与所述中间区域邻接或相邻设置。

优选地，所述保护层的材料包括与所述绝缘叠层的材料具有选择比的材料。

优选地，所述牺牲层包括氮化硅或多晶硅，所述层间绝缘层包括氧化硅。

优选地，形成保护层的步骤包括：在所述分区结构的表面形成硬掩膜，所述分区结构的表面包括暴露在外的上表面和侧壁，去除位于所述上表面的硬掩膜，以及保留位于所述侧壁的硬掩膜，以形成所述保护层。

优选地，去除位于所述上表面的硬掩膜的方法包括干法蚀刻和/或湿法蚀刻。