[发明专利]一种晶体电路布局的静电防护结构

说明书

本发明提供一种晶体电路布局的静电防护结构，包括晶体焊接区及负载电容焊接区，负载电容焊接区包括第一负载电容焊接区和第二负载电容焊接区；第一负载电容焊接区的接地焊盘和第二负载电容焊接区的接地焊盘相邻设置。本发明的有益效果在于：一对负载电容焊接区的接地焊盘相邻设置来降低成本和提高静电的耐压量。

技术领域

本发明涉及半导体技术领域，尤其涉及一种晶体电路布局的静电防护结构。

背景技术

目前在电子系统中通常采用晶体电路布局来提供基准工作频率，但是目前的晶体电路布局对静电放电(ESD)的抗干扰能力较弱，同时静电放电容易损坏晶体电路布局的内部结构，从而引发晶体电路布局失效，进而造成人力财力的不必要损失，因此如何提升晶体电路布局的抗静电放电的能力一直是公认的难题。

现有技术中采用增加屏蔽的方式和对晶体模块包地处理的方式来提升晶体电路布局的抗静电放电的能力，但是上述两种结构都需要较高的成本，并且在现有技术中，印刷电路板的两个负载电容焊接区的接地焊盘通常是相背设置，从而导致两个负载电容焊接区的接地焊盘构建的信号回路较长，进而导致信号回路的受干扰路劲的影响较大，因此现有技术中的晶体电路布局的抗静电放电的干扰能力较弱。因此在静电放电产生的电压达到0.5KV时，晶体电路布局所在的系统会出现卡死或重启现象，由此可见，现有技术中的上述两种方式无法成为有效的抗静电放电结构。

发明内容

针对现有技术中存在的上述问题，现提供一种旨在通过将一对负载电容焊接区的接地焊盘相邻设置来降低成本和提高静电的耐压量的晶体电路布局的静电防护结构。

具体技术方案如下：

一种晶体电路布局的静电防护结构，其中，包括晶体焊接区及负载电容焊接区，负载电容焊接区包括第一负载电容焊接区和第二负载电容焊接区；第一负载电容焊接区的接地焊盘和第二负载电容焊接区的接地焊盘相邻设置。

优选的，晶体电路布局的静电防护结构，其中，第一负载电容焊接区的接地焊盘和第二负载电容焊接区的接地焊盘形成在同一金属导体区域上。

优选的，晶体电路布局的静电防护结构，其中，晶体焊接区包括一接地区域，第一负载电容的接地焊盘和接地区域形成在同一金属导体区域上。

优选的，晶体电路布局的静电防护结构，其中，晶体焊接区包括一接地区域，第二负载电容的接地焊盘和接地区域形成在同一金属导体区域上。

优选的，晶体电路布局的静电防护结构，其中，晶体焊接区包括一接地区域，第一负载电容的接地焊盘、第二负载电容的接地焊盘和接地区域形成在同一金属导体区域上。

优选的，晶体电路布局的静电防护结构，其中，第一负载电容焊接区和第二负载电容焊接区设置在晶体焊接区的一侧。

优选的，晶体电路布局的静电防护结构，其中，还包括第一反馈电阻焊接区，第一反馈电阻焊接区和第一负载电容焊接区相邻设置。

优选的，晶体电路布局的静电防护结构，其中，第一反馈电阻焊接区设置于第一负载电容焊接区背向晶体焊接区的一侧。

优选的，晶体电路布局的静电防护结构，其中，还包括第二反馈电阻焊接区，第二反馈电阻焊接区和第二负载电容焊接区相邻设置。

优选的，晶体电路布局的静电防护结构，其中，第二反馈电阻焊接区设置于第二负载电容焊接区背向晶体焊接区的一侧。

上述技术方案具有如下优点或有益效果：通过将一对负载电容焊接区的接地焊盘相邻设置来降低成本和提高静电的耐压量。

附图说明

参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。

图1为本发明晶体电路布局的静电防护结构实施例的结构示意图。