[发明专利]一种基于SELECTMAP的可配置且高速的FPGA配置电路及实现方法

权利要求书

1.一种基于SELECTMAP的可配置且高速的FPGA配置电路及实现方法，其特征在于：所述电路包含高速AMBA AHB接口模块、寄存器配置模块、缓存模块和主控制模块；

所述高速AMBA AHB接口模块，以采样AHB总线上的控制、地址和数据信号，并返回响应的控制信号和数据信号；

所述寄存器配置模块，包含配置寄存器和状态寄存器；其中配置寄存器用以配置主控制器的各项功能，包括：软复位寄存器、数据寄存器、PROGRAM_B状态使能寄存器、PROGRAM_B计数寄存器、CCLK分频寄存器、INIT_B超时计数寄存器、等待计数寄存器、设备ID寄存器；同时，此模块还包含多个状态寄存器，用以寄存主控制模块中的各个状态对应的数值；

所述缓存模块，用于缓存从AHB系统中输入的FPGA配置数据，使得SELECTMAP接口和AHB系统可以进行异步操作，提高了配置电路的灵活性和稳定性；

所述主控制模块，用以产生满足SELECTMAP时序要求的PROGRAM_B、INIT_B、CSI_B、RW_B信号，同时读取缓存模块中的数据并进行移位输出并根据相应的数据信号生成CCLK信号，使得总线的宽度可以灵活配置，并实现配置数据的非连续传输，节省芯片引脚并增加配置电路的可靠性。

2.根据权利要求1所述的基于SELECTMAP的可配置且高速的FPGA配置电路及实现方法，其特征在于：包含如下步骤：

(1)、上电后配置电路的初始态为空闲状态，在此状态下缓存模块的状态为空状态；主配置模块循环检测配置寄存器模块中PROGRAM_B状态使能寄存器的值，若检测到此寄存器的值为1，则进入步骤(2)；

(2)、配置电路的主控制器读取配置寄存器模块中PROGRAM_B计数寄存器，通过此寄存器中的数值与时钟周期决定PROGRAM_B低电平负脉冲信号的宽度；同时，进入步骤(3)

(3)、主控制器模块从FPGA接收INIT_B信号，并做出判断：若检测到INIT_B信号为低电平，则进入步骤(4)；否则继续执行步骤(3)；同时根据INIT_B超时计数寄存器中寄存的数值与时钟周期，确定INIT_B状态的持续时间；若在此持续时间内INIT_B信号始终为高电平，则配置电路中的主控制模块将TIME_OUT_FLAG信号拉高，并将此信号输出到配置寄存器模块中相应的状态寄存器中；此步骤的目的是为了确保所配置的FPGA初始化成功；

(4)、配置电路进入等待状态，在此状态下主控制器读取等待状态计数寄存器，通过此计数器的数值与时钟周期决定在等待状态的停留时间；在等待状态停留一段时间之后，执行步骤(5)；

(5)、配置电路进入数据移位状态，主控制模块将从系统中输入并存储在缓存模块中的FPGA配置数据以字为单位读入相应的寄存器中，并将此寄存器中的数据分多次移位输出到FPGA的SELECTMAP从接口；同时配合CCLK产生状态机生成符合要求的CCLK信号，信号上升沿位于数据信号的中间位置；当没有配置数据输出时，不产生CCLK信号，从而保证了FPGA的非连续配置；当主控制模块完成全部配置数据的移位输出后，进入步骤(6)；

(6)、配置电路进入数据检查状态；在此状态下，检查缓存模块的状态并进行判断；若缓存模块处于非空状态，则重复步骤(5)；若缓存模块处于空状态，则停留在步骤(6)。