[发明专利]对称矩阵的三角部分存储装置和并行读取方法

权利要求书

1.一种对称矩阵的三角部分存储装置，其特征在于，包括：

存储模块选择电路，用于选择待存取的对称矩阵上三角部分或下三角部分各元素对应的存储模块；

地址生成电路，用于计算所述待存取的对称矩阵上三角部分或下三角部分各元素在其对应的存储模块中的逻辑地址；

并行的m个存储模块，用于存储所述待存取的对称矩阵上三角部分或下三角部分各元素所对应的数据；

数据混洗模块，用于对从所述存储模块中读取出的数据进行混洗操作；

其中，m为所述对称矩阵的三角部分存储装置的硬件并行度；

其中，所述地址生成电路具体用于：

根据公式(2)分别计算所述待存取的对称矩阵上三角部分或下三角部分各元素在其对应的存储模块中的逻辑地址；其中，所述公式(2)为：

其中，N为所述待存取的对称矩阵的阶数，i，j分别为所述待存取的对称矩阵上三角部分或下三角部分任一元素所在的行和列，b为预设的标量常数，符号为向上取整操作，符号为向下取整操作，addr为该元素在其对应的存储模块中的逻辑地址；

或者，所述地址生成电路具体用于：

根据公式(3)分别计算所述待存取的对称矩阵上三角部分或下三角部分各元素在其对应的存储模块中的逻辑地址；其中，所述公式(3)为：

其中，N为所述待存取的对称矩阵的阶数，i，j分别为所述待存取的对称矩阵上三角部分或下三角部分任一元素所在的行和列，b为预设的标量常数，符号为向上取整操作，符号为向下取整操作，addr为该元素在其对应的存储模块中的逻辑地址。

2.根据权利要求1所述的装置，其特征在于，所述存储模块选择电路具体用于：

根据公式(1)计算所述待存取的对称矩阵上三角部分或下三角部分各元素对应的存储模块；其中，所述公式(1)为：

bank＝(i+j+a)mod m (1)，

其中，i，j分别为所述待存取的对称矩阵上三角部分或下三角部分任一元素所在的行和列，a为预设的标量常数，mod为取余数操作，bank为该元素对应的存储模块。

3.一种基于权利要求1-2任一所述对称矩阵的三角部分存储装置的并行读取方法，其特征在于，包括：

根据对称矩阵的对称特性，将待读取的N阶对称矩阵的任一行或列元素转换为所述N阶对称矩阵上三角部分或下三角部分中所包含的N个元素；

利用所述存储模块选择电路确定所述N个元素各自对应的存储模块，利用所述地址生成电路确定所述N个元素在各自对应的存储模块中的逻辑地址，根据所述逻辑地址，从存储模块中并行读取所述N个元素所对应的数据；

在所述数据混洗模块中对读取出的所述N个元素所对应的数据进行数据混洗操作；

其中，N为正整数。

4.根据权利要求3所述的方法，其特征在于，所述利用所述存储模块选择电路确定所述N个元素各自对应的存储模块的步骤，具体为：

根据公式(1)计算所述N个元素各自对应的存储模块；其中，所述公式(1)为：

bank＝(i+j+a)mod m (1)，

其中，i，j分别表示所述N个元素中任一元素所在的行和列，a为预设的标量常数，mod为取余数操作，bank为该元素对应的存储模块，m为所述对称矩阵的三角部分存储装置的硬件并行度。

5.根据权利要求3所述的方法，其特征在于，所述利用所述地址生成电路确定所述N个元素在各自对应的存储模块中的逻辑地址的步骤，具体为：

根据公式(2)计算所述N个元素在各自对应的存储模块中的逻辑地址；其中，所述公式(2)为：

其中，i，j分别为所述N个元素中任一元素所在的行和列，b为预设的标量常数，符号为向上取整操作，符号为向下取整操作，addr为该元素在其对应的存储模块中的逻辑地址，m为所述对称矩阵的三角部分存储装置的硬件并行度。