[发明专利]一种用于DC-DC变换器动态输出电压边界的控制电路

权利要求书

1.一种用于DC-DC变换器动态输出电压边界的控制电路，其特征在于，通过产生不同的测试电压值作为所述DC-DC变换器中误差放大器连接的基准电压从而动态调节所述DC-DC变换器的输出电压；

所述控制电路包括外部指令收集模块、时钟信号生成模块、指令译码模块和基准电压选择模块；

所述外部指令收集模块包括第一输入端和第二输入端分别连接第一调节电阻RUP和第二调节电阻RDOWN，所述控制电路检测是否外接所述第一调节电阻RUP或第二调节电阻RDOWN并检测接入的所述第一调节电阻RUP或第二调节电阻RDOWN的阻值，并根据检测结果控制所述外部指令收集模块产生多个不同的指令信号；

所述时钟信号生成模块包括输入单元和延迟单元，所述输入单元用于检测所述指令信号，当检测到任一所述指令信号发生翻转时产生一个脉冲信号(CLK_gen)；所述延迟单元用于将所述脉冲信号(CLK_gen)的上升沿或下降沿进行延迟后产生时钟信号(CLK)，并在延迟期间屏蔽所述输入单元检测所述指令信号的翻转；

所述指令译码模块在所述时钟信号(CLK)的每个周期内根据所述指令信号产生不同的控制信号分别对应所述不同的测试电压值；

所述基准电压选择模块根据所述控制信号输出对应的所述测试电压值。

2.根据权利要求1所述的用于DC-DC变换器动态输出电压边界的控制电路，其特征在于，所述脉冲信号(CLK_gen)为负脉冲，所述延迟单元将所述脉冲信号(CLK_gen)的上升沿进行延迟，对所述脉冲信号(CLK_gen)的下降沿不延迟；

所述延迟单元包括上升沿延迟缓冲器(Delay_buf1)、第十二反相器(INV12)、第十三反相器(INV13)、第十四反相器(INV14)和带使能端的第二十反相器(EINV1)，

第二十反相器(EINV1)的输入端连接所述脉冲信号(CLK_gen)，其输出端连接第十二反相器(INV12)的输出端和第十三反相器(INV13)的输入端，其使能端连接上升沿延迟缓冲器(Delay_buf1)的输出端；

第十四反相器(INV14)的输入端连接第十二反相器(INV12)的输入端和第十三反相器(INV13)的输出端，其输出端连接上升沿延迟缓冲器(Delay_buf1)的输入端并输出所述时钟信号(CLK)；上升沿延迟缓冲器(Delay_buf1)的使能端连接使能信号(EN)。

3.根据权利要求2所述的用于DC-DC变换器动态输出电压边界的控制电路，其特征在于，所述上升沿延迟缓冲器(Delay_buf1)包括第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)、第一PMOS管(MP1)、第二PMOS管(MP2)、第九反相器(INV9)、第十反相器(INV10)、第十一反相器(INV11)和第五电容(C₅)，

第一NMOS管(MN1)的栅极连接第九反相器(INV9)的输入端并作为所述上升沿延迟缓冲器(Delay_buf1)的输入端，其漏极连接第一PMOS管(MP1)的漏极，其源极连接第二NMOS管(MN2)的漏极和第三NMOS管(MN3)的栅极并通过第五电容(C₅)后接地；

第二NMOS管(MN2)的栅极连接第九反相器(INV9)的输出端，其源极连接第三NMOS管(MN3)和第四NMOS管(MN4)的源极并接地；

第二PMOS管(MP2)的栅极连接第一PMOS管(MP1)的栅极和偏置电压(V_b)，其源极连接第一PMOS管(MP1)的源极并连接电源电压，其漏极连接第三NMOS管(MN3)和第四NMOS管(MN4)的漏极并通过第十一反相器(INV11)后作为所述上升沿延迟缓冲器(Delay_buf1)的输出端；

第十反相器(INV10)的输入端作为所述上升沿延迟缓冲器(Delay_buf1)的使能端，其输出端连接第四NMOS管(MN4)的栅极。