[发明专利]时间同步处理方法、线程调度方法、装置及电子设备

权利要求书

1.一种线程调度方法，包括：

基于CPU中线程调度系统的任务调度，创建硬件线程；所述硬件线程为对与CPU通信连接的异构硬件中的加速单元进行服务封装后实现；

基于所述CPU以及所述异构硬件所享有的一致性时间服务，对所述硬件线程的执行时间进行预测，得到该硬件线程对应的执行时间结束时刻；

将预测的所述执行时间结束时刻反馈至所述线程调度系统，以使所述线程调度系统基于所述硬件线程的时间结束时刻对其他线程进行调度，

其中，所述一致性时间服务是通过下述时间同步处理方法实现的，所述时间同步处理方法包括：

响应于接收边沿触发快照信号的操作，抓取布设在CPU以及异构硬件中的TSC寄存器的瞬时值，并将所述瞬时值存放至快照寄存器中；

根据所述快照寄存器中存储的各瞬时值，对各所述TSC寄存器的计数值进行一致性调整；

其中，各所述TSC寄存器采用同源时钟进行计数，所述TSC寄存器的计数值用于向所述CPU以及所述异构硬件提供时间服务。

2.根据权利要求1所述的方法，其中，所述基于所述CPU以及所述异构硬件所享有的一致性时间服务，对所述硬件线程的执行时间进行预测，得到该硬件线程对应的执行时间结束时刻包括：

基于所述异构硬件中的加速单元执行所述硬件线程所采用的时钟主频与处理数据所需的时钟拍数计算完成该硬件线程所需的执行时长；

根据所述时间服务提供的执行所述硬件线程的执行起始时刻以及完成该硬件线程所需的执行时长，得到该硬件线程对应的执行时间结束时刻。

3.根据权利要求1所述的方法，其中，所述根据所述快照寄存器中存储的各瞬时值，对各所述TSC寄存器的计数值进行一致性调整包括：

计算最大瞬时值与其他瞬时值之间的差值；

将各所述TSC寄存器的计数值与该TSC寄存器对应的所述差值之和作为调整后的该TSC寄存器的计数值。

4.根据权利要求1所述的方法，其中，所述时间同步处理方法还包括：

在所述CPU以及所述异构硬件上电启动后，响应于接收TSC寄存器复位信号的操作，对所述CPU以及所述异构硬件上设置的所述TSC寄存器进行复位操作。

5.根据权利要求1所述的方法，其中，所述CPU以及异构硬件之间通过以下任一种总线通信连接：PCIe总线、UPI总线。

6.根据权利要求1-5任一项所述的方法，其中，所述异构硬件包括以FPGA为主要芯片的硬件加速卡。

7.一种线程调度装置，包括：

硬件线程创建模块，用于基于CPU中线程调度系统的任务调度，创建硬件线程；所述硬件线程为对与CPU通信连接的异构硬件中的加速单元进行服务封装后实现；

时间预测模块，用于基于所述CPU以及所述异构硬件所享有的一致性时间服务，对所述硬件线程的执行时间进行预测，得到该硬件线程对应的执行时间结束时刻；

时间反馈模块，将预测的所述执行时间结束时刻反馈至所述线程调度系统，以使所述线程调度系统基于所述硬件线程的时间结束时刻对其他线程进行调度，

其中，所述一致性时间服务是通过下述时间同步处理方法实现的，所述时间同步处理方法包括：

响应于接收边沿触发快照信号的操作，抓取布设在CPU以及异构硬件中的TSC寄存器的瞬时值，并将所述瞬时值存放至快照寄存器中；

根据所述快照寄存器中存储的各瞬时值，对各所述TSC寄存器的计数值进行一致性调整；

其中，各所述TSC寄存器采用同源时钟进行计数，所述TSC寄存器的计数值用于向所述CPU以及所述异构硬件提供时间服务。

8.根据权利要求7所述的装置，其中，所述时间预测模块包括：

执行时长预测单元，用于基于所述异构硬件中的加速单元执行所述硬件线程所采用的时钟主频与处理数据所需的时钟拍数计算完成该硬件线程所需的执行时长；

时间预测单元，用于根据所述时间服务提供的执行所述硬件线程的执行起始时刻以及完成该硬件线程所需的执行时长，得到该硬件线程对应的执行时间结束时刻。