[发明专利]SM3密码杂凑算法的并行化优化方法

权利要求书

1.一种SM3密码杂凑算法的并行化优化方法，所述SM3密码杂凑算法包括SM3消息扩展函数和SM3消息压缩函数；所述SM3消息扩展函数将512位的消息分组分为16个字，再将16个字长度的消息转化成68个字长度的变量W₀,W₁,…,W₆₇和64个字长度的变量W′₀,W′₁,…,W′₆₃，供SM3消息压缩函数使用；SM3密码杂凑并行优化算法将512位的消息分组作为输入，通过16轮或8轮迭代，将最后一轮的状态变量A,B,C,D,E,F,G,H作为SM3消息压缩函数的输出；其特征是：

采用4路或8路并行算法，分别对应16轮或8轮迭代，在每轮上述迭代中，通过将SM3密码杂凑算法中的循环运算展开，循环运算展开后再进行4轮或8轮迭代，并进行变量替换和冗余消除，再将变化后的SM3消息压缩函数和SM3消息扩展函数按照迭代合并；具体是：在4路或8路合并后的函数的并行部分，使用具体向量指令代替并行的伪代码；而在非并行部分，使用通用非向量指令执行；

4路并行算法将SM3密码杂凑算法的展开与并行化过程具体包括如下步骤：

1)SM3消息压缩函数共包含64轮循环运算，将64轮循环运算的执行按照每4轮循环展开，展开之后再进行计算；在SM3消息压缩函数循环展开过程中，可进行状态变量替换和/或输入变量替换；

11)进行状态变量替换，即用一轮迭代的状态变量来替换后几轮迭代的状态变量，使得迭代过程中的中间状态变量及状态变量的赋值语句都被简化；

12)进行输入变量替换，所需输入变量由W₀,W₁,…,W₆₇和W′₀,W′₁,…,W′₆₃变成V₀,V₁,…,V₆₃和V′₀,V′₁,…,V′₆₃，每次迭代需要变量V_j,V_j+1,V_j+2,V_j+3和V′_j,V′_j+1,V′_j+2,V′_j+3，其中j是当前算法相对标准算法的迭代轮数；由此进一步简化SM3消息压缩函数的计算；

所述替换具体是：令

V_j＝D_j+W_j

V′_j＝H_j+W′_j

V_j+1＝C_j+W_j+1

V′_j+1＝G_j+W′_j+1

V_j+2＝(B_j＜＜＜9)+W_j+2

V′_j+2＝(F_j＜＜＜19)+W′_j+2

V_j+3＝(A_j＜＜＜9)+W_j+3

V′_j+3＝(E_j＜＜＜19)+W′_j+3

2)将SM3消息扩展函数的64轮运算按照同样4轮的循环/迭代展开，则新的SM3消息扩展函数刚好可以在j轮的时候，利用j轮时SM3消息压缩函数的初始状态，并行地生成新SM3消息压缩函数在j轮迭代所需要的变量V_j,V_j+1,V_j+2,V_j+3和V′_j,V′_j+1,V′_j+2,V′_j+3；

3)迭代展开后的SM3消息压缩函数和SM3消息扩展函数按轮对应合并，表示为4路SM3消息压缩函数；

经过转换，SM3密码杂凑算法等价于每轮执行步骤2)中SM3消息扩展函数迭代展开后的1轮循环和步骤1)SM3消息压缩函数迭代展开后的1轮循环，即相当于标准算法执行SM3消息压缩函数和SM3消息扩展函数各4次迭代；

V_j,V_j+1,V_j+2,V_j+3,V′_j,V′_j+1,V′_j+2,V′_j+3可通过并行方式进行计算，由此实现利用处理器中的SIMD指令集进行加速计算。