[发明专利]驱动电路及开关信号产生方法

说明书

本发明公开了一种驱动电路及开关信号产生方法。驱动电路接收脉宽调变信号并分别提供第一开关信号及第二开关信号。驱动电路包括逻辑信号单元、下桥死区时间单元及下桥驱动单元。逻辑信号单元根据脉宽调变信号提供第一逻辑信号及第二逻辑信号。下桥死区时间单元耦接逻辑信号单元，根据第一逻辑信号决定下桥死区时间信号的前缘，并根据第一开关信号的后缘决定下桥死区时间信号的后缘。下桥驱动单元耦接逻辑信号单元及下桥死区时间单元，根据第二逻辑信号决定第二开关信号的前缘且根据下桥死区时间信号的后缘决定第二开关信号的后缘。本发明能有效避免在高频应用下的上桥开关与下桥开关同时导通的直通短路(Shoot through)现象。

技术领域

本发明与驱动电路有关，特别是关于一种驱动电路及开关信号产生方法。

背景技术

传统的驱动电路在高频操作(例如脉宽调变信号的周期5％或操作频率在1MHz以上)时，很可能会因为驱动电路内部的RC延迟而造成上/下桥驱动单元所接收的逻辑信号U0/L0已转态，但上/下桥驱动单元所输出的开关信号UG/LG尚未结束的现象。

此时，若开关信号UG/LG也随着逻辑信号U0/L0而转态，将导致开关信号UG与LG同时处于高位准HV而出现上桥开关与下桥开关同时导通的直通短路(Shoot through)现象，如图1所示。

尤其是在现今高频元件的应用愈来愈频繁的情况下，此一问题更容易出现，亟待克服。

发明内容

本发明提供一种驱动电路及开关信号产生方法，以解决现有技术所述及的问题。

本发明的一较佳具体实施例为一种驱动电路。于此实施例中，驱动电路接收脉宽调变信号并分别提供第一开关信号及第二开关信号。驱动电路包括逻辑信号单元、下桥死区时间单元及下桥驱动单元。逻辑信号单元根据脉宽调变信号提供第一逻辑信号及第二逻辑信号。下桥死区时间单元耦接逻辑信号单元。下桥死区时间单元根据第一逻辑信号决定下桥死区时间信号的前缘，并根据第一开关信号的后缘决定下桥死区时间信号的后缘。下桥驱动单元耦接逻辑信号单元及下桥死区时间单元。下桥驱动单元根据第二逻辑信号决定第二开关信号的前缘且根据下桥死区时间信号的后缘决定第二开关信号的后缘。

在本发明的一实施例中，驱动电路还包括上桥死区时间单元。上桥死区时间单元耦接逻辑信号单元。上桥死区时间单元根据第二开关信号决定上桥死区时间信号的前缘，并根据第二逻辑信号的后缘决定上桥死区时间信号的后缘。

在本发明的一实施例中，上桥死区时间单元包括延迟单元、正反器及或非(NORgate)。延迟单元接收第二开关信号并提供延迟后的第二开关信号。正反器耦接逻辑信号单元及延迟单元，分别接收第二逻辑信号及延迟后的第二开关信号并提供输出信号。或非门耦接正反器、延迟单元及上桥驱动单元，用以接收输出信号及延迟后的第二开关信号并提供上桥死区时间信号至上桥驱动单元。

在本发明的一实施例中，驱动电路还包括上桥驱动单元，耦接逻辑信号单元及上桥死区时间单元。上桥驱动单元根据上桥死区时间信号的前缘决定第一开关信号的前缘且根据第一逻辑信号的后缘决定第一开关信号的后缘。

在本发明的一实施例中，下桥驱动单元包括与门(AND gate)及驱动器。与门耦接逻辑信号单元及下桥死区时间单元，用以判断第二逻辑信号与下桥死区时间信号的逻辑状态后输出。驱动器耦接与门，用以产生第二开关信号。

在本发明的一实施例中，下桥死区时间单元包括延迟单元、正反器及或非(NORgate)。延迟单元接收第一开关信号并提供延迟后的第一开关信号。正反器耦接逻辑信号单元及延迟单元，分别接收第一逻辑信号及延迟后的第一开关信号并提供输出信号。或非门耦接正反器、延迟单元及下桥驱动单元，用以接收输出信号及延迟后的第一开关信号并提供上桥死区时间信号至下桥驱动单元。

在本发明的一实施例中，第一逻辑信号及第二逻辑信号彼此反相。