[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

衬底，其包括第一区域、第二区域、第三区域和第四区域；

在所述第一区域上的第一栅极结构，所述第一栅极结构包括第一栅极绝缘层、具有第一厚度的第一材料层、以及第一栅电极层；

在所述第二区域上的第二栅极结构，所述第二栅极结构包括第二栅极绝缘层、具有第二厚度的第二材料层、以及第二栅电极层；

在所述第三区域上的第三栅极结构，所述第三栅极结构包括第三栅极绝缘层、具有第三厚度的第三材料层、以及第三栅电极层；以及

在所述第四区域上的第四栅极结构，所述第四栅极结构包括第四栅极绝缘层和第四栅电极层，

其中所述第一厚度、所述第二厚度和所述第三厚度彼此不同，以及

其中所述第一材料层包括下金属层、上金属层、在所述下金属层与所述上金属层之间的多晶硅层、以及在所述上金属层和所述第一栅电极层之间的功函数调整层。

2.根据权利要求1所述的半导体器件，其中，在所述第一材料层中，所述多晶硅层的厚度小于所述上金属层和所述下金属层的相应厚度。

3.根据权利要求1所述的半导体器件，其中，所述第一材料层的所述上金属层和所述下金属层包括与所述第二材料层和所述第三材料层相同的材料。

4.根据权利要求3所述的半导体器件，其中所述相同的材料是钛氮化物。

5.根据权利要求1所述的半导体器件，其中所述第一材料层的所述下金属层和所述多晶硅层化学键合。

6.根据权利要求1所述的半导体器件，还包括在所述第一区域上的第一晶体管、在所述第二区域上的第二晶体管、在所述第三区域上的第三晶体管和在所述第四区域上的第四晶体管，

其中所述第一晶体管包括所述第一栅极结构，

其中所述第二晶体管包括所述第二栅极结构，

其中所述第三晶体管包括所述第三栅极结构，

其中所述第四晶体管包括所述第四栅极结构，以及

其中所述第一晶体管具有第一阈值电压，所述第二晶体管具有第二阈值电压，所述第三晶体管包括第三阈值电压，所述第四晶体管包括第四阈值电压，以及

其中所述第一阈值电压、所述第二阈值电压、所述第三阈值电压和所述第四阈值电压彼此不同。

7.根据权利要求6所述的半导体器件，其中所述第一区域和所述第二区域是PMOS区域，

其中所述第三区域和所述第四区域是NMOS区域，

其中所述第一晶体管的所述第一阈值电压低于所述第二晶体管的所述第二阈值电压，以及

其中所述第三晶体管的所述第三阈值电压高于所述第四晶体管的所述第四阈值电压。

8.根据权利要求6所述的半导体器件，其中所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管是鳍型晶体管。

9.根据权利要求1所述的半导体器件，其中所述第一厚度大于所述第二厚度，以及

其中所述第二厚度大于所述第三厚度。

10.根据权利要求1所述的半导体器件，其中所述第二材料层包括所述上金属层和所述功函数调整层，以及

其中所述第三材料层包括所述功函数调整层。

11.一种半导体器件，包括：

衬底，其包括第一区域、第二区域、第三区域和第四区域；

栅极绝缘层，其在所述第一区域、所述第二区域、所述第三区域和所述第四区域上；

在所述第一区域上的第一功函数调整层和多晶硅层；

第二功函数调整层，其在所述第一区域和所述第二区域上；

第三功函数调整层，其在所述第一区域、所述第二区域和所述第三区域上；以及

栅电极层，其在所述第一区域、所述第二区域、所述第三区域和所述第四区域上。