[发明专利]一种应用于集成芯片的LDO电路

说明书

本发明涉及集成芯片技术领域，本发明中的一种LDO电路的控制方法，所述LDO电路包括基准电压产生电路和误差放大器电路，所述基准电压产生电路为误差放大器电路提供基准电压，所述误差放大器电路的输出端连接缓冲级电路、过温保护电路和过流保护电路，所述缓冲级电路的输出端连接功率管，所述功率管的输出端连接反馈电阻网络和负载，所述误差放大器电路接收反馈电阻网络的反馈电压。本发明在传统低压差线性稳压器的基础上进行改进，具有高稳定性和较低静态电流。

本申请是申请日为2017年8月11日提交的申请号为201710689616.8，发明名称为一种应用于集成芯片的LDO电路的中国发明专利申请的分案申请。

技术领域

本发明涉及集成芯片技术领域，尤其涉及的是一种应用于集成芯片的LDO电路。

背景技术

消费类电子产品已经成为人们日常生活中不可或缺的一部分，而电源管理芯片在电子设备中担负着重要职责，其性能的优劣对整个电路的能耗有直接的影响。而电源管理芯片的种类比较多，其中线性稳压器、开关稳压器(DC/DC)、驱动芯片以及电源管理单元占据了大半江山。而在这几个主要种类中，线性稳压器又占据了最大的市场份额。低压差线性稳压器，简称LDO(low dropout voltage)，由于其转换效率高、体积小、低噪声、外接元件少、价格低的特点，成为目前应用最为广泛的电源管理芯片。对于智能手机、PDA和笔记本电脑等便携式电子设备来说，续航能力是一个十分重要的指标，为了尽可能延长电子产品的续航能力，就需要使电路中的静态功耗尽量降低，即尽量降低电路中的静态电流。但是一味的降低静态电流，又会造成电路的瞬时响应变差，且影响系统的稳定性。

发明内容

本发明的目的是为了解决现有技术中LDO电路静态电流较高、在降低静态电流时瞬时响应变差的问题，提供了一种应用于集成芯片的LDO电路。

本发明提供了一种应用于集成芯片的LDO电路，包括基准电压产生电路和误差放大器电路，所述基准电压产生电路为误差放大器电路提供基准电压，所述误差放大器电路的输出端连接缓冲级电路、过温保护电路和过流保护电路，所述缓冲级电路的输出端连接功率管，所述功率管的输出端连接反馈电阻网络和负载，所述误差放大器电路接收反馈电阻网络的反馈电压。

一种应用于集成芯片的LDO电路，其中，Vref为基准电压产生电路提供的基准电压，第二MOS管的栅极连接基准电压Vref，源极连接第一MOS管的源极和启动MOS管的漏极，所述第一MOS管的栅极连接反馈电阻网络提供的反馈电压VFB；所述启动MOS管的栅极连接控制电压V3，源极连接电源电压；第一MOS管、第二MOS管的漏极分别连接第三MOS管源极和第五MOS管的漏极以及第四MOS管的源极、第六MOS管的漏极和弥勒电容的一端，第五MOS管和第六MOS管的栅极相连且源极均接地；第三MOS管和第四MOS管的栅极相连且漏极分别连接第七MOS管和第八MOS管的漏极；第七MOS管和第八MOS管的栅极相连并连接第七MOS管的漏极，两者的源极均连接电源电压；第九MOS管、第十三MOS管的栅极连接控制电压V3且源极均连接电源电压；第十MOS管、第十四MOS管的栅极相连并连接第十三MOS管的漏极、第十四MOS管的漏极、第十五MOS管的源极第十六MOS管的漏极和功率管的栅极，两者的源极均连接电源电压，第九MOS管的漏极连接第十MOS管的漏极、第十二MOS管的栅极以及第十一MOS管的栅极和漏极；第十一MOS管、第十二MOS管的源极均接地；第十五MOS管的栅极连接第八MOS管的漏极且其漏极连接第十二MOS管的漏极和第十六MOS管的栅极，第十六MOS管的源极接地；功率管源极连接电源电压，漏极为输出端Vout且连接电阻反馈网络的一端、弥勒电容的另一端和外接电容的一端；电阻反馈网络另一端接地，其包括两个串联电阻，两个电阻中间的电压为反馈电压VFB，外接电容的另一端接地。