[发明专利]半导体器件的形成方法及半导体器件

说明书

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的形成方法及半导体器件。所述半导体器件的形成方法包括如下步骤：提供一衬底；形成掩膜层于所述衬底表面，所述掩膜层中具有一开口，所述开口具有第一宽度；沿所述开口注入第一类型离子至所述衬底，形成第一阱区；调整所述开口的大小，使得所述开口具有不同于所述第一宽度的第二宽度；沿调整后的所述开口注入第二类型离子至所述衬底，形成在沿垂直于所述衬底的方向与所述第一阱区相互叠置的第二阱区。本发明在简化半导体器件形成工艺、降低半导体器件制造成本的同时，改善了半导体器件的性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的形成方法及半导体器件。

背景技术

随着技术的发展，半导体工业不断寻求新的方式生产，以使得存储器装置中的每一存储器裸片具有更多数目的存储器单元。在非易失性存储器中，例如NAND存储器，增加存储器密度的一种方式是通过使用垂直存储器阵列，即3D NAND(三维NAND)存储器；随着集成度的越来越高，3D NAND存储器已经从32层发展到64层、128层，甚至更高的层数。

在3D NAND存储器等集成电路中，于有限芯片面积上提供并操作着数量庞大的电路组件，例如晶体管。在使用金属氧化物半导体(Metal Oxide Semiconductor，MOS)技术所制作的集成电路中，所运用的是场效应晶体管(Field Effect Transistor，FET)。一般来说，场效应晶体管包括n-型MOS管(即NMOS)和p-型MOS管(即PMOS)。在集成电路的制造过程中，场效应晶体管可以被制造为各种形式及组态，例如平面型FET装置或者三维FET装置等。

但是，现有的晶体管由于其结构的限制，导致其性能较差，从而对三维存储器中存储单元的控制性能较差，降低了三维存储器产品的良率。

因此，如何改善半导体器件的性能，提高半导体产品的良率，是目前亟待解决的技术问题。

发明内容

本发明提供一种半导体器件的形成方法及半导体器件，用于解决现有的半导体器件性能较差的问题。

为了解决上述问题，本发明提供了一种半导体器件的形成方法，包括如下步骤：

提供一衬底；

形成掩膜层于所述衬底表面，所述掩膜层中具有一开口，所述开口具有第一宽度；

沿所述开口注入第一类型离子至所述衬底，形成第一阱区；

调整所述开口的大小，使得所述开口具有不同于所述第一宽度的第二宽度；

沿调整后的所述开口注入第二类型离子至所述衬底，形成在沿垂直于所述衬底的方向与所述第一阱区相互叠置的第二阱区。

优选的，所述衬底为第一类型离子掺杂的衬底，所述第一阱区为高压阱区，所述第二阱区为深阱区；

调整所述开口的具体步骤包括：

扩大所述开口，使得所述开口具有大于所述第一宽度的第二宽度。

优选的，扩大所述开口的具体步骤包括：

对所述开口的侧壁进行横向刻蚀，形成具有第二宽度的所述开口。

优选的，对所述开口的侧壁进行横向刻蚀的具体步骤包括：

采用氧气对所述开口的侧壁进行氧化处理。

优选的，形成在沿垂直于所述衬底的方向与所述第一阱区相互叠置的第二阱区之后还包括如下步骤：

去除所述掩膜层；

于所述高压阱区的相对两侧注入第二类型离子，形成源极区和漏极区，所述深阱区同时覆盖部分所述源极区和部分所述漏极区。