[发明专利]一种埋入式栅极结构及其制造方法

说明书

本发明公开了一种埋入式栅极结构及其制造方法，包括半导体衬底，半导体沉底上形成有栅极沟槽，半导体衬底上设有的介电层，其中，在每个栅极沟槽中，第一导电金属层沿栅极沟槽的两侧壁分布，第一导电金属层呈夹持状，将第二导电金属层夹持在两侧第一导电金属层之间，本发明能够降低栅极引发的漏极漏电流，增加半导体器件的稳定性，提升半导体器件的效能。

技术领域

本发明涉及半导体技术领域，特别涉及一种埋入式栅极结构及其制造方法。

背景技术

随着科技的进步，半导体集成电路的体积也越来越小，而半导体集成电路尺寸在逐渐缩小的同时，功能元件的密度(每单位晶片面积中的内连线元件)随之逐渐增加。因而在半导体集成电路尺寸缩小的同时，其短沟道效应也越来越明显，进而造成栅极的临界电压变小，而且功能元件密度的增加，也容易造成在漏极与栅极重叠区域内出现漏极漏电流，影响半导体集成电路的正常使用。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种埋入式栅极结构及其制造方法，该栅极结构能够降低栅极引发的漏极漏电流，增加半导体器件的稳定性，提升半导体器件的效能。

为实现上述目的及其他相关目的，本发明提供一种埋入式栅极结构，包括：

半导体衬底，包括栅极沟槽，所述栅极沟槽具有覆盖侧壁和底部的栅氧化层；

第一导电金属层，部分覆盖于所述栅氧化层的侧壁；

第二导电金属层，填充于所述第一导电金属层之间的所述栅极沟槽内，且填充的第二导电金属层的高度小于或等于所述第一导电金属层的高度；

介电层，填充于所述第一导电金属层和第二导电金属层之外的所述栅极沟槽内。

可选的，所述第一导电金属层厚度为4-20nm。

可选的，所述第一导电金属层的功函数大于所述第二导电金属层的功函数，所述第一导电金属层的功函数范围为4.1～4.9；所述第二导电金属层的功函数范围为4.7～5.0。

可选的，所述第一导电金属层的金属为钪、锆、铪、铝、钛、钽中的一种或几种混合物；所述第二导电金属层的金属为钨、铂、钌、钼中的一种或几种混合物。

可选的，所述第二导电金属层与所述第一导电金属层形成具有连续平面上表面的金属栅极。

可选的，所述金属栅极与所述栅极沟槽的顶端存在40-60nm的高度差。

可选的，所述埋入式栅极结构还包括：

金属阻挡层，所述金属阻挡层形成于所述栅氧化层与第一导电金属层之间，且所述金属阻挡层部分覆盖所述栅氧化层。

可选的，所述金属阻挡层与所述第一导电金属层存在高度差。

可选的，所述第一导电金属层与所述阻挡层存在5-10nm的高度差。。

本发明还提供了一种埋入式栅极结构的制造方法，包括以下步骤：

提供一半导体衬底；

在所述半导体衬底上刻蚀出栅极沟槽，并在所述栅极沟槽的底部及侧壁覆盖上栅氧化层；

在所述栅极沟槽内依次填充第一导电金属层及第二导电金属层，其中，所述第一导电金属层部分覆盖于所述栅氧化层的侧壁，所述第二导电金属层填充于所述第一导电金属层之间的所述栅极沟槽内，且填充的第二导电金属层的高度小于或等于所述第一导电金属层的高度；

可选的，在所述半导体衬底上填充介电层，其中，所述介电层填充于所述第一导电金属层和第二导电金属层之外的所述栅极沟槽内。

可选的，在填充所述第一导电金属层时，填充的第一导电金属层的厚度为4-20nm。