[发明专利]基于wilson电流源的低功耗低延迟电流比较器及电路模块有效
申请号: | 201811337918.X | 申请日: | 2018-11-12 |
公开(公告)号: | CN109510612B | 公开(公告)日: | 2022-12-27 |
发明(设计)人: | 余飞;高雷;李利香;刘莉;乾帅;蔡烁 | 申请(专利权)人: | 长沙理工大学 |
主分类号: | H03K5/24 | 分类号: | H03K5/24;H03M1/12 |
代理公司: | 北京致科知识产权代理有限公司 11672 | 代理人: | 谢英;魏红雅 |
地址: | 410114 湖南省*** | 国省代码: | 湖南;43 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 wilson 电流 功耗 延迟 比较 电路 模块 | ||
1.一种基于Wilson电流源的低功耗低延迟电流比较器,其特征在于包括:作为输入级的第一Wilson电流源和第二Wilson电流源、作为中间级的差分放大器、以及作为输出级的输出增益级;其中,作为比较对象的第一输入电流和第二输入电流分别输入第一Wilson电流源和第二Wilson电流源,第一Wilson电流源的输出和第二Wilson电流源的输出分别连接至差分放大器的两个输入端,差分放大器的输出端连接至输出增益级;
其中,第一Wilson电流源和第二Wilson电流源具有相同的电路结构;而且,第一Wilson电流源和第二Wilson电流源中的每一个均包括:第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管和第四NMOS晶体管;其中,第一NMOS晶体管和第二NMOS晶体管的源极接地,第一NMOS晶体管和第二NMOS晶体管的栅极互连并作为输出端;第一NMOS晶体管的漏极连接至第四NMOS晶体管的源极,第二NMOS晶体管的漏极连接至第三NMOS晶体管的源极;第三NMOS晶体管的栅极、第四NMOS晶体管的栅极、第四NMOS晶体管的漏极均连接至基准电流源;第三NMOS晶体管的漏极作为输入端;
并且其中,差分放大器包括:第一输入NMOS晶体管、第二输入NMOS晶体管、第一PMOS晶体管、第二输入PMOS晶体管以及尾电流源;第一PMOS晶体管和第二输入PMOS晶体管构成电流镜负载,其中第一PMOS晶体管和第二输入PMOS晶体管的源极互连并连接至电路电源电压,第一PMOS晶体管的栅极、第一PMOS晶体管的漏极、第二输入PMOS晶体管的栅极互连并连接至第一输入NMOS晶体管的漏极;第二输入PMOS晶体管的漏极和第二输入NMOS晶体管的漏极连接并作为差分放大器的输出端;第一输入NMOS晶体管和第二输入NMOS晶体管的源极连接至尾电流源;第一输入NMOS晶体管和第二输入NMOS晶体管的栅极分别作为差分放大器的第一输入端和第二输入端;
而且其中,输出增益级包括双共源放大器以及CMOS反相器;其中,差分放大器的输出信号经过双共源放大器放大,然后通过CMOS反相器进行信号处理;其中双共源放大器包括:第一晶体管、第二晶体管、第三晶体管和第四晶体管;其中,第一晶体管的栅极接收基准输入信号,第一晶体管的漏极、第二晶体管的漏极和第四晶体管的栅极相互连接,第一晶体管的源极和第四晶体管的源极连接接地电压,第二晶体管的栅极作为输出增益级的输入端,第二晶体管的源极和第三晶体管的源极连接电路电源电压,第三晶体管的漏极和第四晶体管的漏极相连作为双共源放大器的输出端。
2.一种电路模块,其特征在于,所述电路模块包括如权利要求1所述的基于Wilson电流源的低功耗低延迟电流比较器。
3.根据权利要求2所述的电路模块,其特征在于,所述电路模块为ADC模块。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长沙理工大学,未经长沙理工大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811337918.X/1.html,转载请声明来源钻瓜专利网。