[发明专利]一种版图实例化的完整性检测方法

说明书

一种版图实例化的完整性检测方法，包括以下步骤：1）完成版图实例化，提取版图所有实例及其对应属性；2）读取原理图所有实例及其对应属性；3）将版图实例和原理图实例分组；4）将版图实例的属性与原理图的实例属性进行比较；5）进行连线设计。在半导体集成电路版图设计实例化引用之后和连线设计之前，采用本发明的版图实例化的完整性检测方法，能够减少后期版图的验证中实例化的缺失或者属性失配，从而减少验证周期和迭代次数并加快版图设计。

技术领域

本发明涉及半导体集成电路自动化设计领域，特别涉及半导体集成电路版图设计的实例化验证。

背景技术

版图设计和验证是集成电路设计流程中重要的一环，高效准确的验证能够有效的提高集成电路设计的效率，极大降低设计失败的风险。然而，随着工艺不断的向着纳米级进展，在超大规模乃至甚大规模集成电路设计中，版图规模急剧膨胀，版图验证每一次所需要的时间越来越长，而每一次验证后对版图的修改也因为版图规模而变得更为复杂与耗时，因此版图验证与修改版图的迭代周期也更长。现阶段，主流版图验证通常采用层次化验证、并行等技术来加快版图验证，不过由于规模实在太大，每一次版图验证依然耗时。

发明内容

为了解决现有技术存在的不足，本发明的目的在于提供一种版图实例化的完整性检测方法，在实例化引用之后和连线设计之前，验证版图实例化的完整性，减少后期版图的验证中实例化的缺失或者属性失配，从而减少验证周期和迭代次数并加快版图设计。

为实现上述目的，本发明提供的版图实例化的完整性检测方法，包括以下步骤：

1））完成版图实例化，提取版图所有实例及其对应属性；

2）读取原理图所有实例及其对应属性；

3）将版图实例和原理图实例分组；

4）将版图实例的属性与原理图的实例属性进行比较；

5）进行连线设计。

进一步地，在所述步骤3）中，将同种类型并且具有相同属性值的版图实例和原理图实例归成一组。

进一步地，对每一个单元，遍历所有版图实例和原理图实例；将同种类型并且具有相同属性值的版图实例和原理图实例归成一组。

更进一步地，在所述步骤4）中，遍历所有组，对同组的版图实例和原理图实例检查比较其实例化数目是否相同，如果检查的组内版图实例和原理图实例数目不同，则报告差异。

为实现上述目的，本发明还提供一种计算机可读存储介质，其上存储有计算机指令，其特征在于，所述计算机指令运行时执行上述的版图实例化的完整性检测方法的步骤。

本发明的一种版图实例化的完整性检测方法是在版图设计前期进行的一项验证技术，由于验证实施的时机介于实例化引用之后和连线设计之前，能够尽早发现版图中实例化错误，相比于在版图设计后期而言在版图设计前期修改这些实例化错误的代价很低，因为后期如果要修改类似的实例化错误有可能引发整个版图中的修改。

本发明不仅可以提前检测出实例化错误，而且可以用最小的代价来进行修改，对整体版图设计周期的减小具有很大的实用性。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：

图1为根据本发明的版图实例化的完整性检测方法的流程图。

具体实施方式