[发明专利]一种浅槽隔离结构的制备方法及浅槽隔离结构在审
| 申请号： | 201811340906.2 | 申请日： | 2018-11-12 |
| 公开（公告）号： | CN109346434A | 公开（公告）日： | 2019-02-15 |
| 发明（设计）人： | 赵东光 | 申请（专利权）人： | 武汉新芯集成电路制造有限公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762 |
| 代理公司： | 上海申新律师事务所 31272 | 代理人： | 俞涤炯 |
| 地址： | 430205 湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 浅槽隔离结构 浅槽隔离 制备 衬底 预制 保护结构 牺牲层 上表面 源区 覆盖 半导体技术领域 浅槽隔离区 热氧化工艺 凹槽形成 衬底表面 隔离材料 结构结合 栅氧化层 漏电 暴露 侧壁 去除 填充 保证 | ||
1.一种浅槽隔离结构的制备方法，其特征在于，包括：
步骤S1，提供定义有有源区和浅槽隔离区的一衬底，并于所述衬底的所述浅槽隔离区内制备形成凹槽；
步骤S2，制备一牺牲层覆盖所述衬底的所述有源区，并采用一隔离材料填充每个所述凹槽形成浅槽隔离预制备结构，且所述浅槽隔离预制备结构的上表面高于所述牺牲层的上表面；
步骤S3，制备一保护结构覆盖所述浅槽隔离预制备结构暴露的侧壁；
步骤S4，去除所述牺牲层；
步骤S5，对所述衬底和所述保护结构暴露的表面进行热氧化工艺，形成覆盖所述衬底表面的栅氧化层以及所述保护结构与所述浅槽隔离预制备结构结合形成的浅槽隔离结构。
2.根据权利要求1所述的制备方法，其特征在于，所述步骤S3具体包括：
步骤S31，沉积一第一多晶硅层覆盖所述浅槽隔离预制备结构的侧壁和上表面，以及覆盖所述牺牲层的上表面；
步骤S32，采用干法刻蚀工艺刻蚀覆盖所述浅槽隔离预制备结构的上表面以及所述牺牲层的上表面的所述第一多晶硅层，形成保护所述浅槽隔离预制备结构暴露的侧壁的所述保护结构。
3.根据权利要求2所述的制备方法，其特征在于，所述第一多晶硅层的厚度为30～300埃。
4.根据权利要求1所述的制备方法，其特征在于，还包括：
步骤S6，沉积一第二多晶硅层覆盖所述栅氧化层的上表面，以及覆盖所述浅槽隔离结构的上表面和侧壁。
5.根据权利要求4所述的制备方法，其特征在于，所述第二多晶硅层的厚度为500～3000埃。
6.根据权利要求1所述的制备方法，其特征在于，所述栅氧化层的厚度为20～1000埃。
7.根据权利要求1所述的制备方法，其特征在于，所述步骤S2中，所述隔离材料为氧化硅。
8.根据权利要求1所述的制备方法，其特征在于，所述步骤S3中，采用氧化硅制备形成所述牺牲层。
9.一种浅槽隔离结构，其特征在于，包括：
一衬底，所述衬底包括有源区和浅槽隔离区；
一浅槽隔离结构，所述浅槽隔离结构设置于所述浅槽隔离区；所述浅槽隔离结构包括一浅槽隔离预制备结构与一保护结构；
所述浅槽隔离预制备结构高于所述衬底，所述保护结构自所述浅槽隔离预制备结构的侧壁向两侧凸设形成；
一栅氧化层，覆盖于所述衬底表面，且所述保护结构位于所述栅氧化层上方；
一保护层，覆盖于所述栅氧化层的上表面，以及覆盖于所述浅槽隔离结构的上表面和侧壁。
10.根据权利要求9所述的浅槽隔离结构，其特征在于，所述浅槽隔离预制备结构与所述保护结构经过热氧化工艺结合形成所述浅槽隔离结构。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司，未经武汉新芯集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201811340906.2/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
