[发明专利]半导体装置及其制造方法

说明书

一种制造半导体装置的方法，包括以下步骤。衬底具有虚设区域及存储器单元区域。在存储器单元区域的衬底上方形成多个第一堆叠结构。在虚设区域中的衬底上方形成至少一个第二堆叠结构。在衬底上方形成导电层，以覆盖第一堆叠结构及至少一个第二堆叠结构。对导电层执行平坦化工艺，以暴露第一堆叠结构及至少一个第二堆叠结构的顶表面。图案化导电层，以在相邻的两个第一堆叠结构之间形成擦除栅极，以及在相邻的两个第一堆叠结构外部形成第一选择栅极及第二选择栅极。

技术领域

本发明实施例涉及一种半导体装置及其制造方法。

背景技术

由于半导体业界为追求更高装置密度、更高性能以及更低成本已进展为纳米技术工艺节点，因此在减少构形变化及降低光刻操作的数量上面临挑战。

发明内容

本发明实施例提供一种制造半导体装置的方法，包括以下步骤。衬底具有虚设区域及存储器单元区域。在存储器单元区域的衬底上方形成多个第一堆叠结构。在虚设区域中的衬底上方形成至少一个第二堆叠结构。在衬底上方形成导电层，以覆盖第一堆叠结构及至少一个第二堆叠结构。对导电层执行平坦化工艺，以暴露第一堆叠结构及至少一个第二堆叠结构的顶表面。图案化导电层，以在相邻的两个第一堆叠结构之间形成擦除栅极，以及在相邻的两个第一堆叠结构外部形成第一选择栅极及第二选择栅极。

本发明实施例提供一种半导体装置包括衬底、多个存储器单元以及至少一个虚设栅极结构。衬底具有虚设区域及存储器单元区域。多个存储器单元位于存储器单元区域中的衬底上方。每个存储器单元包括衬底上的相邻的两个堆叠结构、两个选择栅极以及擦除栅极。两个选择栅极分别位于两个堆叠结构外部。擦除栅极位于相邻的两个堆叠结构之间。擦除栅极具有位于擦除栅极的最高顶表面与最低顶表面之间的台阶。至少一个虚设栅极结构位于虚设区域中的衬底上方。

本发明实施例提供另一种制造具有存储器的半导体装置的方法包括以下步骤。在衬底上方形成多个堆叠结构。每个堆叠结构从下到上包括第一介电层、第一导电层、第二介电层、第二导电层以及顶盖层。每个堆叠结构更包括间隔件，其位于第一导电层的侧壁、第二介电层的侧壁、第二导电层的侧壁以及顶盖层的侧壁上方且覆盖第一介电层。在衬底上方共形地形成第三导电层，以覆盖多个堆叠结构及第一介电层。对第三导电层执行平坦化工艺，以暴露堆叠结构的顶表面。在执行平坦化工艺之后，图案化第三导电层，以在相邻的两个堆叠结构外部形成两个选择栅极，并在相邻的两个堆叠结构之间形成擦除栅极。

附图说明

根据结合附图阅读的以下详细描述最好地理解本公开的各方面。应注意，根据业界中的标准惯例，各种特征未按比例绘制。实际上，为了论述清楚起见，可任意增大或减小各种特征的尺寸。

图1A至图1L是示出根据本公开的一个实施例的制造包括存储器的半导体装置的连续工艺的横截面视图。

图2是根据本公开的另一实施例的包括存储器的半导体装置的俯视图。

具体实施方式

应理解，以下揭示内容提供用于实施本发明的不同特征的许多不同实施例或实例。下文描述组件及布置的具体实施例或实例以简化本公开。当然，这些只是实例且并不意欲为限制性的。举例来说，元件的尺寸并不限于所揭示的范围或值，但可取决于处理条件及/或装置的所需性质。此外，在以下描述中，第一特征在第二特征上方或上的形成可包括第一特征与第二特征直接接触所形成的实施例，并且还可包括形成额外特征以插入第一特征与第二特征之间，从而使得第一特征与第二特征可以不直接接触的实施例。为简单及清楚起见，各种特征可按不同比例任意拉伸。