[发明专利]针对AXI协议从设备接口的自动化压力测试系统及方法

权利要求书

1.一种针对AXI协议从设备接口的自动化压力测试系统，其特征在于，包括激励产生模块，缓存队列模块，数据接收模块，激励及结果存储模块，结果对比模块以及待测模块，其中，

激励产生模块，用于产生写地址、写数据、读地址三个通道的激励信号；

缓存队列模块，用于模拟从设备接口中的outstanding缓存，接收产生的激励信号，包括第一写地址缓存队列、第二写地址缓存队列和读地址缓存队列；

数据接收模块，用于与所述待测模块的写回执和读数据通道进行通信，按照AXI协议的要求来接收所述待测模块发出的写请求回执和读数据；

激励及结果存储模块，用于存储所述激励产生模块写入所述待测模块的数据以及从所述待测模块读出的数据，并将写入所述待测模块的数据以及从所述待测模块读出的数据传输给所述结果对比模块；

结果对比模块，用于将写入所述待测模块的数据与从所述待测模块读出的数据进行比对，判断所述待测模块工作是否正常；

待测模块，具备AXI接口的功能模块，用于模拟从设备的数据读写情况。

2.如权利要求1所述的自动化压力测试系统，其特征在于，所述激励产生模块会连续发送读写请求，每次请求中，通道的valid信号会持续有效，直到所述待测模块的ready信号为高，才会发送下一次请求，在连续发送请求的情况下，相邻两次请求之间valid不会拉低，只有在所述缓存队列模块中的缓存队列为“满”状态时，相应通道的valid才会拉低，停止发送请求；

所述激励产生模块产生的写地址通道和读地址通道的ID和burst_type信号均为随机值。

3.如权利要求1所述的自动化压力测试系统，其特征在于，所述缓存队列模块中所述第一写地址缓存队列的读使能受写回执通道的valid和ready信号控制；

所述读地址缓存队列的读使能受读数据通道的valid和ready信号控制；

所述第二写地址缓存队列的读使能受写数据通道的valid和ready信号控制；

其中空满信号由组合逻辑产生，数据写入和读出采用异步逻辑。

4.如权利要求1所述的自动化压力测试系统，其特征在于，所述数据接收模块发出的bready和rready信号为随机值。

5.如权利要求1所述的自动化压力测试系统，其特征在于，所述结果对比模块在进行写入所述待测模块的数据与从所述待测模块读出的数据比对之前，先比较所述激励产生模块发出的读写请求数目与接收到的所述待测模块的读写响应数目是否相同。

6.一种使用权利要求1-5任一所述自动化压力测试系统的针对AXI协议从设备接口的自动化压力测试方法，其特征在于，包括步骤：

S1、激励产生步骤，激励产生模块产生写地址、写数据、读地址三个通道的激励信号；

S2、数据缓存步骤，缓存队列模块模拟从设备接口中的outstanding缓存，接收产生的激励信号，包括第一写地址缓存队列、第二写地址缓存队列和读地址缓存队列；

S3、数据接收步骤，数据接收模块与待测模块的写回执和读数据通道进行通信，按照AXI协议的要求来接收所述待测模块发出的写请求回执和读数据；

S4、激励及结果存储步骤，激励及结果存储模块存储写入所述待测模块的数据以及从所述待测模块读出的数据，并将写入所述待测模块的数据以及从所述待测模块读出的数据传输给所述结果对比模块；

S5、结果对比步骤，结果对比模块将写入所述待测模块的数据与从所述待测模块读出的数据进行比对，判断所述待测模块工作是否正常。

7.如权利要求6所述的自动化压力测试方法，其特征在于，在步骤S1中所述激励产生模块会连续发送读写请求，每次请求中，通道的valid信号会持续有效，直到所述待测模块的ready信号为高，才会发送下一次请求，在连续发送请求的情况下，相邻两次请求之间valid不会拉低，只有在所述缓存队列模块中的缓存队列为“满”状态时，相应通道的valid才会拉低，停止发送请求；

所述激励产生模块产生的写地址通道和读地址通道的ID和burst_type信号均为随机值。