[发明专利]GPU帧缓冲区存储硬件、存储方法、存储系统和存储介质

权利要求书

1.一种基于SystemC和TLM模型的GPU帧缓冲区存储硬件，其特征在于，通过SystemC语言和事务级建模方法对帧缓冲区存储硬件进行建模以形成所述存储硬件，所述存储硬件包括：

地址校验单元，用于对读取数据地址或写入数据地址进行校验得到校验结果，并根据所述校验结果获取读取区域索引或写入区域索引；

读取数据单元，通过事务级接口连接所述地址校验单元和数据载体单元，用于根据所述读取区域索引和所述读取数据地址从数据载体单元中读取第一数据；

写入数据单元，通过事务级接口连接所述地址校验单元和所述数据载体单元，用于根据所述写入区域索引和所述写入数据地址写入第二数据至所述数据载体单元；

所述数据载体单元用于分配存储空间，并在所述存储空间中存储所述第一数据和所述第二数据；

性能评估单元，通过事务级接口连接所述读取数据单元和所述写入数据单元，用于在所述读取数据单元读取所述第一数据或/和在所述写入数据单元写入所述第二数据时，通过同时判断访存延时和命中率来评估帧缓冲区的存储性能。

2.如权利要求1所述的基于SystemC和TLM模型的GPU帧缓冲区存储硬件，其特征在于，

所述地址校验单元用于判断所述校验结果为合法校验结果时，获取所述读取区域索引或所述写入区域索引。

3.如权利要求1所述的基于SystemC和TLM模型的GPU帧缓冲区存储硬件，其特征在于，

所述数据载体单元采用动态地址分配方式分配所述存储空间。

4.一种基于SystemC的GPU帧缓冲区存储硬件的存储方法，其特征在于，所述存储方法基于通过SystemC语言和事务级建模方法对帧缓冲区存储硬件进行建模形成的存储硬件进行运行，包括步骤：

对读取数据地址或写入数据地址进行校验得到校验结果，并根据所述校验结果获取读取区域索引或写入区域索引；

根据所述读取区域索引和所述读取数据地址从数据载体单元中读取第一数据；

根据所述写入区域索引和所述写入数据地址写入第二数据至所述数据载体单元；

分配存储空间，并在所述存储空间中存储所述第一数据和所述第二数据；

在读取所述第一数据或/和在写入所述第二数据时，通过判断访存延时和命中率来评估帧缓冲区的存储性能。

5.如权利要求4所述的基于SystemC的GPU帧缓冲区存储硬件的存储方法，其特征在于，对读取数据地址或写入数据地址进行校验得到校验结果，并根据所述校验结果获取读取区域索引或写入区域索引，包括：

当判断所述校验结果为合法校验结果时，获取所述读取区域索引或所述写入区域索引。

6.如权利要求4所述的基于SystemC的GPU帧缓冲区存储硬件的存储方法，其特征在于，分配存储空间，包括：

采用动态地址分配方式分配所述存储空间。

7.一种基于SystemC的GPU帧缓冲区存储系统，其特征在于，包括：

处理器；

存储器；以及计算机程序；

其中，所述计算机程序被存储在所述存储器中，并且被配置为由所述处理器执行，所述计算机程序包括用于执行如权利要求4-6任一项所述的方法的指令。

8.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，所述计算机程序使得帧缓冲区存储系统执行权利要求4-6任一项所述的方法。