[发明专利]基于SystemC和TLM模型的GPU纹理缓冲区数据存储硬件及存储装置

权利要求书

1.一种基于SystemC和TLM模型的GPU纹理缓冲区数据存储硬件，其特征在于，包括：

地址校验单元(10)，用于校验纹理数据地址的有效性，当纹理数据地址大于指定内存的起始地址，或小于指定内存的结束地址时，则此纹理数据地址有效，生成并发送有效信息；

写缓冲区单元(20)，用于接收到所述有效信息时，将所述纹理数据写入内存空间单元(40)内；

读缓冲区单元(30)，用于接收到所述有效信息时，从所述内存空间单元(40)中读出所述纹理数据；

所述内存空间单元(40)，用于接收所述写缓冲区单元(20)写入的所述纹理数据，或将所述纹理数据提供给所述读缓冲区单元(40)；

存储数据显示单元(50)，用于显示所述写缓冲区单元(20)写入的所述纹理数据，以及所述读缓冲区单元(30)读出的所述纹理数据的大小，并进行性能评估；

所述写缓冲区单元(20)分别与所述地址校验单元(10)、所述内存空间单元(40)以及所述存储数据显示单元(50)通过事务级接口连接，所述读缓冲区单元(30)分别与所述地址校验单元(10)、所述内存空间单元(40)以及所述存储数据显示单元(50)通过事务级接口连接；

所述纹理数据按照从左到右，从上到下的顺序，以块为单位被写入所述内存空间单元(40)内；

每个块内部按照从左到右，从上到下的顺序，以Tile为单位被写入所述内存空间单元(40)内，每个Tile内部以texel为单位从左到右，从上到下被写入内存空间单元(40)内。

2.根据权利要求1所述的基于SystemC和TLM模型的GPU纹理缓冲区数据存储硬件，其特征在于，所述内存空间单元(40)包括8个基地址。

3.一种基于SystemC和TLM模型的GPU纹理缓冲区数据存储装置，其特征在于，包括权利要求1~2所述的基于SystemC和TLM模型的GPU纹理缓冲区数据存储硬件，还包括：AXI_BUS(60)、IPU(70)、TAUC(80)；其中，

所述AXI_BUS(60)，分别与所述写缓冲单元(20)、所述读缓冲单元(30)连接，用于确保纹理数据的有序储存；

所述IPU(70)，与所述AXI_BUS(60)连接，用于提供所述纹理数据并将所述纹理数据存入所述存储硬件中；

所述TAUC(80)，与所述AXI_BUS(60)连接，用于从所述存储硬件中读取所述纹理数据并对其进行处理。

4.根据权利要求3所述的基于SystemC和TLM模型的GPU纹理缓冲区数据存储装置，其特征在于，所述AXI_BUS(60)分别与所述写缓冲单元(20)、所述读缓冲单元(30)通过事务级接口连接，所述AXI_BUS(60)分别与所述IPU(70)、TAUC(80)通过事务级接口连接。