[发明专利]一种用于高速总线通讯控制器的存储器访问方法

说明书

本发明属于高速总线通讯技术领域，具体涉及一种用于高速总线通讯控制器的存储器访问方法。存储器访问方法使用存储器接口控制模块，采用循环优先级方式对处理器接口模块和所述总线通讯控制器接口模块的读存储器或写存储器操作请求进行响应。利用本发明的存储器访问方法，没有固定时隙要求，可以充分利用存储器访问带宽，可以实时响应高速总线的通讯请求，降低通讯延迟；一次操作最大支持16M数据的读写，提高了存储器访问效率。

技术领域

本发明属于高速总线通讯技术领域，具体涉及一种用于高速总线通讯控制器的存储器访问方法。

背景技术

随着高速总线通讯协议越来越多的得到应用，高速总线通讯控制器采用大容量存储器缓存通讯数据成为必然。大容量数据存储器一般采用DDR SDRAM实现。总线通讯控制器读取DDR中待发送的数据，按照通讯协议发送到总线上，总线通讯控制器从总线上接收的数据按照通讯协议解析后写入DDR中。处理器读取DDR中接收的数据、将要发送的数据写入DDR中。在高速总线通讯过程中，处理器与总线通讯控制器经常需要同时访问DDR，因而产生存储器访问竞争。

现在普遍流行的做法是采用内部总线的分时复用技术，处理器和总线通讯控制器按照固定时隙访问DDR。这种存储器访问方式，存在访问效率低和通讯延迟大的缺点。

发明内容

(一)要解决的技术问题

本发明提出一种用于高速总线通讯控制器的存储器访问方法，以解决高速通讯控制器与处理器同时访问存储器时面临的访问效率低、和通讯延迟大的技术问题。

(二)技术方案

为了解决上述技术问题，本发明提出一种用于高速总线通讯控制器的存储器访问方法，该存储器访问方法使用的系统由处理器接口模块、总线通讯控制器接口模块、FIFO和存储器接口控制模块组成；其中，处理接口模块和总线通讯控制器接口模块根据需要向存储器接口控制模块发送读存储器或写存储器请求，存储器接口控制模块根据请求操作的类型，进行读存储器或写存储器的操作；该存储器访问方法包括如下步骤：

S1、处理器接口模块需要访问存储器时，向存储器接口控制模块发送信息描述字和描述字有效标志；

如果为写存储器操作，首先检测FIFO的半满标志，如果半满标志无效则写一包数据到FIFO，如果半满标志有效则等待，依此方式循环写入信息描述字规定长度的数据为止；

如果为读存储器操作，首先检测FIFO的半空标志，如果半空标志无效则从FIFO读取一包数据，如果半空标志有效则等待，依此方式循环读取信息描述字规定长度的数据，当剩余数据长度小于1包数据的长度时，检测读完成信号，如果读完成标志有效，读到FIFO空为止，如果读完成标志无效，则等待；

总线通讯控制器接口模块需要访问存储器时，与处理器接口模块操作方式相同；

S2、存储器接口控制模块采用循环优先级方式对处理器接口模块和总线通讯控制器接口模块的操作请求进行响应；

当检测到处理器接口模块或总线通讯控制器接口模块的信息描述字有效时，首先解析信息描述字，判断操作类型；

如果为写存储器操作，首先检测FIFO的半空标志，如果半空标志无效则从FIFO读取一包数据，并写入到存储器中；如果半空标志有效则等待，依此方式循环读取信息描述字规定长度的数据，并写入存储器中；在此操作过程中，如果信息描述字无效，存储器接口控制模块读空FIFO，并将数据写入存储器；

如果为读存储器操作，首先检测FIFO的半满标志，如果半满标志无效则从存储器中读取一包数据，并写入到FIFO中，如果半满标志有效则等待，依此方式循环写入信息描述字规定长度的数据为止；当写入FIFO数据个数达到信息描述字规定的长度后，表示所有请求数据都已经写入FIFO中；在此操作过程中，如果信息描述字无效，使能读完成标志有效。

(三)有益效果