[发明专利]降低输出开关毛刺的数模转换器及方法

权利要求书

1.降低输出开关毛刺的数模转换器，其特征在于，包括：

输入寄存器，用于对数字信号的输入缓存；

列编码器，针对各象限进行列编码，控制电流源阵列的开关顺序；

行编码器，针对各象限进行行编码，控制电流源阵列的开关顺序；

锁存器，对开关信号进行锁存，减小开关噪声以减小输出毛刺；

开关电流源阵列，进行各个象限的开关电流源阵列排布；

多相位时钟产生器，产生多个相位的时钟单元，并加强驱动。

2.根据权利要求1所述的降低输出开关毛刺的数模转换器，其特征在于，数字信号依次通过输入寄存器、列编码器、锁存器后，传输至开关电流源阵列，同时，数字信号经输入寄存器、行编码器、锁存器后，传输至开关电流源阵列；时钟信号通过多相位时钟产生器分别传输至输入寄存器、行编码器，所述多相位时钟产生器与列编码器相连。

3.根据权利要求1所述的降低输出开关毛刺的数模转换器，其特征在于，设定从1个相位到n个相位的时钟，其中n＝1,2,3,……，依据不同的应用场合选用时钟相位。

4.采用多相位时钟控制降低输出开关毛刺的数模转换方法，其特征在于，包括：

通过多相位时钟S1～Sn在开关切换边沿分步打开电流源；

通过多相位时钟，把开关毛刺的能量从很短的时钟边沿分散到较宽的多个时钟边沿；

多个时钟边沿分摊开关毛刺的能量，每个时钟毛刺均小；

多个时钟边沿的开关频率高；

多相位时钟通过边沿比较获得输出。

5.根据权利要求4所述的采用多相位时钟控制降低输出开关毛刺的数模转换方法，其特征在于，多相位时钟控制的时钟产生采用锁相环(PLL)、延迟锁相环(DLL)或者延迟比较单元进行产生时钟节拍，然后通过控制逻辑以及行编码和列编码器转换为相应的电流源阵列开关控制信号。

6.根据权利要求4所述的采用多相位时钟控制降低输出开关毛刺的数模转换方法，其特征在于，当采用四相位时钟时，数模转换器的电流源阵列采用二维矩阵的电流源阵列，并且每个电流源单元并联分布在四个象限，并且电流源单元均采用中心对称的布局。