[发明专利]掩模制造方法

说明书

一种掩模制造方法，包括通过调整多个参数，以校正光学邻近校正(OPC)模型，参数包括第一参数和第二参数，其中第一参数代表由电子束光刻机台引起的长程效应，并且第二参数代表半导体结构的几何特征或制造半导体结构的制程，电子束光刻机台用于制造掩模，掩模被使用以制造半导体结构、产生装置布局、计算出装置布局的第一网栅(grid)图案密度图、至少基于校正后的光学邻近校正模型和装置布局的第一网栅图案密度图，产生长程校正图、以及至少基于所产生的长程校正图和校正后的光学邻近校正模型，执行光学邻近校正以产生校正后的掩模布局。

技术领域

本公开涉及一种掩模制造方法，特别是使用了光学邻近校正来校正掩模的掩模制造方法。

背景技术

当集成电路(IC)技术不断进行至更小的特征尺寸时，集成电路设计更加面临挑战。设计电路的效能在制程期间中(包括在制造掩模的过程中)受到各种电路图案的成像的严重影响。因此，掩模和最终晶圆结果需要被校正。

发明内容

本公开实施例提供一种掩模制造方法。掩模制造方法包括通过调整多个参数，以校正光学邻近校正(OPC)模型，参数包括第一参数和第二参数，其中第一参数代表由电子束光刻机台引起的长程效应，并且第二参数代表半导体结构的几何特征或制造半导体结构的制程，电子束光刻机台用于制造掩模，掩模被使用以制造半导体结构；产生装置布局；计算出装置布局的第一网栅(grid)图案密度图；至少基于校正后的光学邻近校正模型和装置布局的第一网栅图案密度图，产生长程校正图；以及至少基于所产生的长程校正图和校正后的光学邻近校正模型，执行光学邻近校正以产生校正后的掩模布局。在一个实施例中，此方法还包括至少基于校正后的掩模布局，产生分割的掩模布局或电子束射图。

本公开实施例提供一种掩模制造方法。掩模制造方法包括通过调整多个参数，以校正光学邻近校正模型，参数包括第一参数和第二参数，其中第一参数代表由电子束光刻机台引起的长程效应，并且第二参数代表半导体结构的几何特征或制造半导体结构的制程，电子束光刻机台用于制造掩模，掩模被使用以制造半导体结构；产生装置布局；计算出装置布局的第一网栅图案密度图；以及至少基于所产生的第一网栅图案密度图和校正后的光学邻近校正模型，执行光学邻近校正以产生校正后的掩模布局。在一个实施例中，此方法还包括至少基于校正后的掩模布局，产生分割的掩模布局或电子束射图。

本公开实施例提供一种掩模制造方法，掩模制造方法包括取得代表长程效应的第一参数的既定值，其中长程效应是由用于制造掩模的电子束光刻机台所引起的效应；至少基于代表长程效应的第一参数的既定值，校正光学邻近校正(OPC)模型；产生装置布局；计算出装置布局的第一网栅图案密度图；至少基于装置布局的第一网栅图案密度图和所得到的代表长程效应的第一参数的既定值，产生长程校正图；以及至少基于所产生的长程校正图和校正后的光学邻近校正模型，执行光学邻近校正以产生校正后的掩模布局。

附图说明

本公开的观点从后续实施例以及附图可以更佳理解。须知示意图是为范例，并且不同特征并无示意于此。不同特征的尺寸可能任意增加或减少以清楚论述。

图1和图2是为根据本公开实施例的用于制造集成电路(IC)的方法的流程图。

图3A和图3B是为根据本公开实施例的在图1和图2的方法中的不同站点中使用布局图案形成布局图案或结构的示例。

图4是为根据本公开实施例的用于制造集成电路(IC)的另一种方法的流程图。

图5和图6是为根据本公开实施例的用于制造集成电路(IC)的又另一种方法的流程图。

图7是为根据本公开实施例的用于制造集成电路的系统的示意图。

其中，附图标记说明如下：

1000～方法

100-140～操作