[发明专利]半导体装置的形成方法

说明书

半导体装置的形成方法包括以光刻与蚀刻步骤形成第一硬遮罩于基板上的下方层上；形成多个侧壁间隔物图案，其具有第一侧壁部分与第二侧壁部分于第一硬遮罩的两侧侧壁上；蚀刻第一侧壁部分、蚀刻第一硬遮罩、与保留第二侧壁部分以桥接蚀刻的第一硬遮罩的间隙；以及采用第二硬遮罩，并对下方层进行工艺。

技术领域

本发明实施例关于细小线路的图案化方法，更特别关于采用方向性蚀刻法及/或方向性或双方向性离子布植法的微小线路图案化方法，其产生的图案化结构中的边缘对边缘或末端对末端的距离，小于光刻法所能达到的最小尺寸。

背景技术

随着装置(如笔记本电脑、手机、全球定位系统、与自动驾驶汽车系统)对强力计算能力的需求增加，以及全谱显示装置(如手机显示器、平板电视、与电脑屏幕)对高分辨率的需求增加，用以产生电子电路于基板晶圆上的图案化技术在图案化线路中的宽度方向上，将边缘对边缘或末端对末端的距离或长度推到可能的最小值。现有的次微米光刻技术与蚀刻方法采用遮罩以形成装置/电路图案于基板晶圆上。光刻技术采用电磁波如紫外线光刻、深紫外线光刻、x光刻、或类似方法。经由遮罩间隙所形成的最小尺寸受限于波长。其他方法如浸笔光刻或电子束光刻所形成的最小尺寸亦有其限制。由于合成的纳米结构如纳米管或纳米柱的尺寸小于光刻法的最小尺寸，可采用沉积法如化学气相沉积(包含低压化学气相沉积或等离子体增强化学气相沉积)、原子层沉积、物理气相沉积(如脉冲激光沉积、溅镀、或蒸镀)、或类似方法以成成纳米结构于基板上，即所谓的由下而上法。然而将形成的纳米结构对准基板上的电子装置非常具有挑战性且耗时，因此只能以实验室的规模而非工业规模进行。因此亟需在工业规模中，将细小线路图案的边缘对边缘距离推到新低的方法。

发明内容

本发明实施例提供的半导体装置的形成方法，包括：以光刻与蚀刻步骤形成第一硬遮罩于基板上的下方层上；形成多个侧壁间隔物图案，其具有第一侧壁部分与第二侧壁部分于第一硬遮罩的两侧侧壁上；蚀刻第一侧壁部分、蚀刻第一硬遮罩、与保留第二侧壁部分，以形成第二硬遮罩；以及采用第二硬遮罩，并对下方层进行工艺。

附图说明

图1(a)、2(a)、3(a)、4(a)、5(a)、6(a)、7(a)、与8(a)是本发明一实施例中，半导体装置的部分或整体于多种制作步骤中的部分上视图。

图1(b)、2(b)、与3(b)是图1(a)、2(a)、与3(a)的上视图所示的半导体装置沿着切线A-A的剖视图。

图4(b)、5(b)、6(b)、7(b)、与8(b)分别为对应4(a)、5(a)、6(a)、7(a)、与8(a)中未图示的剖线的剖视图。

图9(a)与9(b)是具有所需图案的半导体装置的上视图与剖视图。

图10(a)、11(a)、12(a)、13(a)、14(a)、15(a)、16(a)、17(a)、18(a)、19(a)、20(a)、与21(a)是本发明一实施例中，半导体装置的部分或整体于多种制作步骤中的部分上视图。

图10(b)、11(b)、与12(b)是图10(a)、11(a)、与12(a)的上视图所示的半导体装置沿着切线A-A的剖视图。

图13(b)、14(b)、15(b)、16(b)、17(b)、18(b)、19(b)、20(b)、与21(b)分别为对应图13(a)、14(a)、15(a)、16(a)、17(a)、18(a)、19(a)、20(a)、与21(a)中未图示的剖线的剖视图。

图22(a)、23(a)、24(a)、25(a)、26(a)、27(a)、28(a)、29(a)、与30(a)是本发明一实施例中，半导体装置的部分或整体于多种制作步骤中的部分上视图。

图22(b)、23(b)、与24(b)是图22(a)、23(a)、与24(a)的上视图所示的半导体装置沿着切线A-A的剖视图。