[发明专利]一种CMOS-MEMS集成芯片的规模化制造方法

权利要求书

1.一种CMOS-MEMS集成芯片的规模化制造方法，将CMOS工艺与MEMS体硅制造工艺有机融合，包括：

步骤A：选取SOI基片并在所述SOI基片上划分出CMOS电路区域和MEMS谐振式悬臂梁传感器区域；所述SOI基片包括顶层硅（1）、埋氧层（2）以及体硅（3）；

步骤B：在步骤A所选取的SOI基片的顶层硅（1）上采用CMOS工艺制作CMOS电路和MEMS谐振式悬臂梁传感器电路；

所述步骤B包括：

步骤B1：在顶层硅（1）上制备N阱（4）和场氧（5）；

步骤B2：在步骤B1完成后的器件表面制备栅氧（6）并在CMOS电路区域所制备的栅氧（6）表面制备多晶硅栅极（7）；

步骤B3：在CMOS电路区域和MEMS谐振式悬臂梁传感器区域中离子注入形成P+ (8)，并在CMOS电路区域离子注入形成N+ (9)；

步骤B4：在步骤B3完成后的SOI基片表面制备介质层（10）和Al传输线（11）；

步骤B5：在步骤B4完成后的SOI基片表面制备钝化层（12），并开电学引出孔；以及

步骤B6：刻蚀MEMS谐振式悬臂梁区的一部分至顶层硅（1）形成沟道区；

步骤C：制备电极及MEMS谐振式悬臂梁，完成CMOS-MEMS集成芯片的制备；

所述步骤C包括：

步骤C1：在步骤B5所制备的电学引出孔中制备电极；

步骤C2：刻蚀步骤B6所形成的沟道区中的顶层硅（1），制作MEMS谐振式悬臂梁图形；

步骤C3：制备MEMS谐振式悬臂梁，完成CMOS-MEMS集成芯片的制备；

所述步骤C1中所制备的电极材料包括：Cr、Pt、Au、Ti或其组合；

所述步骤C3中，采用等离子体增强化学的气相沉积法在步骤C2后的SOI基片正反两面淀积二氧化硅薄膜（13），采用双面对准光刻制作掩膜图形；在所述SOI基片正面对二氧化硅薄膜（13）进行光刻、图形化，利用正面的二氧化硅薄膜（13）对悬臂梁进行掩膜补偿；在所述SOI基片背面采用深反应离子刻蚀工艺刻蚀体硅至剩余100~200微米厚度，然后在晶片背面生长一层金属Al薄膜（14），从正面各向同性刻蚀剩余体硅；采用湿法腐蚀方法去除沟道区中裸露的SOI基片的埋氧层（2）及金属Al薄膜（14），释放MEMS谐振式悬臂梁结构。

2.根据权利要求1所述的CMOS-MEMS集成芯片的规模化制造方法，所述步骤A中所选取的SOI基片为P型顶层硅的SOI基片或N型顶层硅的SOI基片。

3.根据权利要求1所述的CMOS-MEMS集成芯片的规模化制造方法，步骤A中所述顶层硅（1），包括：(100)晶面P型硅或(100)晶面N型硅。

4.根据权利要求1所述的CMOS-MEMS集成芯片的规模化制造方法，所述步骤B3中，对步骤B2完成后的SOI基片利用CMOS工艺完成CMOS电路区域的硼离子和磷离子的注入，完成MEMS谐振式悬臂梁传感器区域的硼离子注入，形成压阻。

5.根据权利要求1所述的CMOS-MEMS集成芯片的规模化制造方法，所述步骤B3中，离子注入形成P+ (8)时，沿所述顶层硅（1）的(110)晶向注入；离子注入形成N+ (9)时，沿所述顶层硅（1）的(100)晶向注入。

6.根据权利要求1所述的CMOS-MEMS集成芯片的规模化制造方法，所述步骤C2中，采用干法刻蚀工艺刻蚀顶层硅（1）制作MEMS谐振式悬臂梁图形，刻蚀截止层为所述埋氧层（2）。