[发明专利]一种直线型极化码译码器及其设计方法

权利要求书

1.一种直线型极化码译码器，其特征在于：包括2ⁿ个运算节点PE和个寄存器P，m＝log₂M，M为接收序列长度，n为非负整数；其中：

寄存器P_λ(a₁a₂...a_m-λ)用于储存的值，表示第λ层的第b₁b₂...b_λ个信道的第a₁a₂...a_m-λ分支的信道转移概率，b₁b₂...b_λ、a₁a₂...a_m-λ都为二进制数，b₁，...，b_λ∈{0，1}，a₁，a₂，...，a_m-λ∈{0，1}，λ＝1，...，m；

运算节点PE[a₁a₂...a_n]用于执行以下计算操作：

式中，a₁，a₂，...，a_n∈{0，1}，O[a₁a₂...a_n]表示运算节点PE[a₁a₂...a_n]的输出，I[a₁a₂...a_n0]、I[a₁a₂...a_n1]表示运算节点PE[a₁a₂...a_n]的两个概率的输入，z()表示运算节点PE执行的运算函数，f()、g()分别表示b₁b₂...b_λ为偶数和奇数时的信道转移概率计算函数，为反馈值，表示第a₁...a_m-λb₁...b_λ-10个码字的估计值，a₁...a_m-λb₁...b_λ-10为二进制数；

寄存器与运算节点的连接关系为：

当λ∈{1，2，...，m-n-1}时，有：

且若n＝m-1，则

当λ＝m-n时，有：

当λ∈{m-n+1，...，m-1，m}时，有：

其中，0的个数为n+λ-m-1，且若n＝0，则

式中，t₁，...，t_m-n-λ取值为0和1，t₁...t_m-n-λa₁...a_n为二进制数，表示前后两者具有连接关系，当多个寄存器同时连接到运算节点的一个输入或一个输出时，在连接线路上增加一个时间控制开关，控制运算节点的输入和输出。