[发明专利]晶体管、半导体器件及晶体管的形成方法

说明书

本发明提供了一种晶体管、半导体器件及晶体管的形成方法，通过在衬底的源区及漏区之间形成若干沿着垂直于所述源区至所述漏区的方向排列的凹槽，再形成位于所述源区及所述漏区之间的衬底上并填充所述凹槽的栅极结构，在不增加晶体管面积的情况下增加了沟道的宽度(沿着垂直于所述源区至所述漏区方向的尺寸)，在减小晶体管的尺寸的同时可以降低深亚微米效应，并且还增大了晶体管的导通电流，提高了晶体管的开关特性。

技术领域

本发明涉及半导体制造领域，尤其涉及一种晶体管、半导体器件及晶体管的形成方法。

背景技术

目前，场效应晶体管是超大规模集成电路制造工艺中最常用的器件之一。现有的超大规模集成电路为了达到最大的集成化，以在相同的规模面积中产生更多的器件，通常有效的方法是将各个分立器件结构的尺寸进行微缩，例如缩小各场效应晶体管的尺寸。场效应晶体管尺寸的减小会产生深亚微米效应，即尺寸缩小的同时器件的物理性能没有跟随尺寸做等比例的变化，比如出现窄沟道效应、短沟道效应等。如何可以降低深亚微米效应，同时又可以适应器件微缩的要求，目前场效应晶体管制造中所亟需的。

发明内容

本发明的目的在于提供一种晶体管、半导体器件及晶体管的形成方法，在减小晶体管尺寸的同时可以降低深亚微米效应。

为了达到上述目的，本发明提供了一种晶体管，包括：

衬底，所述衬底中形成有源区及漏区；

若干凹槽，形成于所述衬底中，且若干所述凹槽位于所述源区与所述漏区之间并沿着垂直于所述源区至所述漏区的方向排列；

栅极结构，填充在所述凹槽中并延伸至所述衬底的表面上，以使填充在相邻所述凹槽中的栅极部相互连接。

可选的，相邻两个所述凹槽之间的间隔尺寸均相等，且每个所述凹槽的深度均相等。

可选的，相邻两个所述凹槽的底部之间的间隔尺寸介于25nm-35nm。

可选的，所述凹槽在深度方向上的截面呈矩形、梯形或U型中的一种或多种。

可选的，每个所述凹槽的底部呈弧形，以使所述源区及所述漏区之间的衬底的表面具有沿着垂直于所述源区至所述漏区的方向延伸的波浪形轮廓。

可选的，所述衬底及所述栅极结构之间还形成有栅氧化层，所述栅氧化层覆盖所述凹槽的内壁并延伸覆盖所述衬底的表面。

本发明还提供了一种半导体器件，包括所述晶体管。

本发明还提供了一种晶体管的形成方法，包括：

提供衬底，所述衬底中形成有源区和漏区；

对所述源区和所述漏区之间的衬底执行刻蚀工艺，以形成沿着垂直于所述源区至所述漏区的方向排列的若干凹槽；

填充导电材料于所述凹槽中，所述导电材料还延伸至所述衬底上，以使填充于相邻凹槽中的导电材料相互连接，并构成栅极结构。

可选的，对所述源区和所述漏区之间的衬底执行刻蚀工艺包括：

形成掩膜层于所述衬底上，所述掩膜层中形成有若干位于所述源区和所述漏区之间的开口；

以所述掩膜层为掩膜刻蚀所述衬底，以形成若干所述凹槽。

可选的，采用各项同性刻蚀工艺刻蚀所述源区和所述漏区之间的衬底，以使形成的所述凹槽的底部呈弧形。

可选的，形成所述凹槽之后，形成所述栅极结构之前，所述晶体管的形成方法还包括：

形成栅氧化层于所述衬底上，所述栅氧化层覆盖所述凹槽的内壁并延伸覆盖所述衬底的表面。