[发明专利]存储器装置和具有存储器装置的存储器系统有效
申请号: | 201811364015.0 | 申请日: | 2018-11-16 |
公开(公告)号: | CN110277126B | 公开(公告)日: | 2023-06-13 |
发明(设计)人: | 洪志满;金台勋 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | G11C16/16 | 分类号: | G11C16/16;G11C16/08;G11C16/24 |
代理公司: | 北京路浩知识产权代理有限公司 11002 | 代理人: | 张晶;赵赫 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储器 装置 具有 系统 | ||
1.一种存储器装置,包括:
存储块,包括与多个位线联接的多个串;以及;
外围电路,对所述多个串执行选择性擦除操作,其中在所述选择性擦除操作期间,所述外围电路将擦除电压施加到与所述存储块中的所述多个串中的所选择串联接的位线,并且浮置所述存储块中的所述多个串中的未选择串。
2.根据权利要求1所述的存储器装置,
其中所述多个串联接在所述多个位线和源极线之间,并且
其中所述串中的每一个包括漏极选择晶体管、多个存储器单元以及源极选择晶体管。
3.根据权利要求2所述的存储器装置,其中正电压被施加到所述源极线,擦除电压被施加到所述位线中的所选择位线,并且浮置电压被施加到与所述未选择串联接的位线。
4.根据权利要求3所述的存储器装置,其中在所述存储块中的所有所述源极选择晶体管都被关断并且所述存储块中的所有所述漏极选择晶体管都被导通之后,所述未选择串中的漏极选择晶体管通过所述浮置电压被关断。
5.根据权利要求1所述的存储器装置,其中擦除允许电压被施加到所述存储块中的所有字线。
6.一种存储器装置,包括:
存储块,包括与多个位线联接的多个串;
外围电路,对所述多个串执行选择性擦除操作;其中,在所述选择性擦除操作期间,所述外围电路将擦除允许电压施加到所述存储块中的多个字线之中的所选择字线,将擦除电压施加到与所述存储块中的所述多个串之中的所选择串联接的位线,并且浮置所述多个字线之中的未选择字线和所述存储块中的所述多个串中的未选择串。
7.根据权利要求6所述的存储器装置,
其中所述多个串联接在所述多个位线和源极线之间,
其中所述串中的每一个包括漏极选择晶体管、多个存储器单元以及源极选择晶体管。
8.根据权利要求7所述的存储器装置,其中正电压被施加到所述源极线,并且浮置电压被施加到与所述未选择串联接的位线。
9.根据权利要求8所述的存储器装置,其中在所述存储块中的所有所述源极选择晶体管都被关断并且所述存储块中的所有所述漏极选择晶体管都被导通之后,所述未选择串中的漏极选择晶体管通过所述浮置电压被关断。
10.一种存储器系统,包括:
存储器装置,包括存储块;以及
存储器控制器,输出对所述存储块中的多个存储器单元之中的所选择存储器单元的选择擦除命令和所述所选择的存储器单元的地址,
其中所述存储器装置根据所述选择擦除命令和所述地址以串为基础或以存储器单元为基础执行选择性擦除操作,并且通过浮置所述存储块中的所有字线和串之中的一些字线和串来禁止对未选择的存储器单元的擦除,
其中,所述串被联接到多个位线,以及
其中,擦除电压被施加到与所述串之中的所选择串联接的位线。
11.根据权利要求10所述的存储器系统,其中,在以串为基础的所述选择性擦除操作期间,擦除允许电压被施加到所述存储块中的所有字线,擦除电压被施加到与所述串之中的所选择串联接的位线,并且浮置电压被施加到与未选择串联接的位线。
12.根据权利要求10所述的存储器系统,其中,在以存储器单元为基础的所述选择性擦除操作期间,擦除允许电压被施加到所述字线之中的所选择字线,浮置电压被施加到未选择字线,并且浮置电压被施加到与未选择串联接的位线。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811364015.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种存储单元阵列外围电路及存储器件
- 下一篇:非易失性存储器件