[发明专利]一种改进的符号同步环路的同步方法

说明书

本发明公开了一种改进的符号同步环路的同步方法，用分频计数器代替传统的超前‑滞后符号同步法中的低通滤波器和DDS等部件，更为简洁实用，通过不断的调整分频计数器的计数周期，符号采样时刻时钟处于输入信号的中央，即眼图张开最大时刻附近。

技术领域

本发明涉及一种改进的符号同步环路的同步方法。

背景技术

在数字通信系统中，接收端为了从接收信号中恢复出数据信号，需要对解调输出信号以符号速率进行周期性的采样，已得到准确的采样、判决，因而在接收端必须有一个与收到的数字基带信号符号速率同步时钟信号，以得到准确的采样时刻。因此，符号同步是正确采样数据的基础。所提取的符号同步信息是是频率等于码速率的定时脉冲，相位则根据判决时信号的波形决定。

接收机不仅要使恢复的时钟与收到的数字信号的时钟频率一致，而且还要确定在每个符号间隔内的最大信噪比处进行采样，这与恢复时钟的相位有关，把在符号间隔内所选的采样瞬时称为定时相位。在实际工程应用中，由于收发时钟之间存在时钟漂移，为此，接收端恢复出时钟必须实时的调整其时钟频率和定时相位来补偿频率漂移，以确保对解调输出信号采样瞬时的最大化。

实现符号同步的方法很多，最常用的方法有插入导频法和直接法。插入导频法需要占用宝贵的频带资源，一般不常用。直接法是从数字信号流中提取位同步信息，分为滤波法、锁相法和超前-滞后型同步法，其中应用最为广泛的是超前-滞后型同步法。

请参阅图1，传统的超前-滞后型同步法是利用信号脉冲波形对称的特点来进行符号同步的。y(t)表示解调输出的I(超前)或Q(滞后)支路解调后的信号，假设在沿途张开最大时进行采样，即在最佳时刻进行采样，得到的采样值为y(τ₀+nT_S)，τ₀是最佳定时相位。设Δ是偏离最佳抽样时刻的偏离值，在偏离值为△的两个抽样时刻采样的值是相等的，一个为超前抽样，用y(τ₀+nT_S-Δ)表示；另一个为滞后抽样，用y(τ₀+nT_S+Δ)表示，则两者的绝对值近似相等，即可实现同步；在未同步时，采样相位τ≠τ₀，分别将两者全波整流，并相减，得到

y₂(t)＝|y(τ₀+nT_S-Δ)|-|y(τ₀+nT_S-Δ)|(1)

再将y₂(t)经过低通滤波，相当于对y₂(t)进行平均得到y₃(t)，再将y₃(t)送给DDS(Direct Digital Synthesizer，直接数字式频率合成器)，控制DDS的频率。若DDS产生的时钟是最佳定时相位，则滤波输出为0；若超前，则输出负值；若滞后，则输出正值，以此不断调节DDS的频率。y₄(t)即为输出的实时采样时钟。

传统的超前-滞后符号同步法中需要用到低通滤波器、DDS等部件。对于实际工程设计，解调输出的数据显然不是连续的模拟信号，在一个符号周期内可选择的采样点由数据采样频率决定。由QPSK解调模型的参数可知，解调后的I、Q路基带信号速率为6MHz，采样率为48MHz，解调后的采样率是数据速率的8倍，也就是说在一个基带信号周期内可选择的采样点只有8个。因此图1中DDS产生的为连续可变的频率时钟信号显然意义不大。因此，在超前-滞后符号同步法的理论基础上，对其进行改进，设计出一种更为简洁的符号同步环实现结构。

发明内容

本发明的目的是克服现有技术的缺陷，提供一种改进的符号同步环路的同步方法，更为简洁实用，通过不断的调整分频计数器的计数周期，符号采样时刻时钟处于输入信号的中央，即眼图张开最大时刻附近。

实现上述目的的技术方案是：一种改进的符号同步环路的同步方法，所述改进的符号同步环路中采用分频计数器，所述同步方法包括以下步骤：