[发明专利]栅极驱动电路和栅极驱动器

权利要求书

1.一种栅极驱动电路，其特征在于，包括：信号控制模块、处理模块、第一调整模块、第二调整模块、第一低电压模块和第二低电压模块；

所述信号控制模块和所述处理模块电连接，所述处理模块分别与所述第一调整模块、所述第二调整模块电连接，所述第一调整模块与所述第二调整模块电连接；

所述信号控制模块，用于向所述处理模块、所述第一调整模块、所述第二调整模块输出控制信号；

所述第一低电压模块，用于输出第一电压；

所述第二低电压模块，用于输出第二电压；

所述处理模块、所述第一调整模块和所述第二调整模块，用于根据所述控制信号，控制栅极驱动电路的PU信号点的电压维持为预设电压，所述PU信号点为所述处理模块和所述第二调整模块的连接点；

其中，所述处理模块包括：下拉维持电路，具体的，所述下拉维持电路分别与所述第一低电压模块、所述第二低电压模块、所述信号控制模块连接，所述第一调整模块与所述第二低电压模块连接；所述下拉维持电路、所述第一调整模块和所述第二调整模块，在所述控制信号、所述第一电压以及所述第二电压的作用下，控制所述PU信号点的电压维持为预设电压；其中，所述第一电压大于所述第二电压；

其中，所述信号控制模块包括：第一时钟信号发生器、第二时钟信号发生器，所述下拉维持电路还包括：第一薄膜晶体管和第二薄膜晶体管；

所述第一薄膜晶体管的栅极和漏极相连接，并与所述第一时钟信号发生器连接，所述第一薄膜晶体管的源极与所述栅极驱动电路的PD信号点连接，所述第二薄膜晶体管的栅极与所述第二时钟信号发生器连接，所述第二薄膜晶体管的漏极与所述PD信号点连接，所述第二薄膜晶体管的源极与所述第二低电压模块连接；

其中，所述下拉维持电路还包括：第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管和第七薄膜晶体管；

所述第三薄膜晶体管的栅极与所述PU信号点连接，所述第三薄膜晶体管的漏极与所述PD信号点连接，所述第三薄膜晶体管的源极与所述第二低电压模块连接；

所述第四薄膜晶体管的栅极与所述栅极驱动电路的PD信号点连接，所述第四薄膜晶体管的漏极与所述PU信号点连接，所述第五薄膜晶体管的栅极与所述PD信号点连接，所述第五薄膜晶体管的漏极与所述第四薄膜晶体管的源极连接，所述第五薄膜晶体管的源极与所述第一低电压模块连接；

所述第六薄膜晶体管的栅极与所述PD信号点连接，所述第六薄膜晶体管的漏极与所述栅极驱动电路的传输线连接，所述第六薄膜晶体管的源极与所述第一低电压模块连接，所述第七薄膜晶体管的栅极与所述PD信号点连接，所述第七薄膜晶体管的漏极与所述栅极驱动电路的扫描线连接，所述第七薄膜晶体管的源极与所述第一低电压模块连接；

所述控制信号为高电位信号，所述第一薄膜晶体管用于传输所述第一时钟信号发生器的高电位信号；在所述PU信号点为低电压时，所述第二薄膜晶体管，用于对所述PD信号点进行充电，且在所述第一电压和所述第二电压的作用下，使得所述第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管和第七薄膜晶体管关断，以使所述PU信号点的电压为所述低电压；

所述第三薄膜晶体管用于在所述PU信号点为高电压时，对所述PD信号点充电，使得所述PD信号点的电压与所述第二低电压模块的电压相等，且使得所述第四薄膜晶体管、所述第五薄膜晶体管、所述第六薄膜晶体管和第七薄膜晶体管在所述第一电压和所述第二电压的作用下关断，控制所述PU信号点的电压为所述高电压；

其中，所述第二电压与所述第一电压的差值小于所述第四薄膜晶体管、所述第五薄膜晶体管、所述第六薄膜晶体管和所述第七薄膜晶体管的阈值电压，所述阈值电压小于0V；

其中，所述栅极驱动电路还包括第一信号源，所述第一调整模块包括第八薄膜晶体管；

所述第八薄膜晶体管的栅极与所述第一信号源连接，所述第八薄膜晶体管的漏极与所述栅极驱动电路的PD信号点连接，所述第八薄膜晶体管的源极与所述第二低电压模块连接；

在所述PU信号点的电压处于初始增大阶段时，所述第八薄膜晶体管，用于对所述PD信号点充电，使得所述PD信号点的电压与所述第二低电压模块的电压相等，且使得所述第四薄膜晶体管、所述第五薄膜晶体管、所述第六薄膜晶体管和第七薄膜晶体管在所述第一电压和所述第二电压的作用下关断，控制所述PU信号点的电压为所述高电压；

其中，所述信号控制模块还包括第三时钟信号发生器，所述第二调整模块包括：第九薄膜晶体管、第十薄膜晶体管和第十一薄膜晶体管；

所述第九薄膜晶体管的栅极和漏极均与所述第一信号源连接，所述第九薄膜晶体管的源极与所述第十薄膜晶体管的漏极连接，所述第十薄膜晶体管的栅极与所述第一信号源连接，所述第十薄膜晶体管的源极与所述PU信号点连接，所述第十薄膜晶体管的漏极与所述第十一薄膜晶体管的源极连接，所述第十一薄膜晶体管的栅极与所述栅极驱动电路的扫描线连接，所述第十一薄膜晶体管的漏极与所述第三时钟信号发生器连接；

所述第十一薄膜晶体管，用于在所述栅极驱动电路的扫描线输出为高电平时，输出高电平，使得所述PU信号点的电压维持为所述高电压。