[发明专利]高可靠性电平位移电路

权利要求书

1.一种高可靠性电平位移电路，其特征是：包括低端低压部分电路、高端高压部分电路、驱动电路和功率输出级；

所述低端低压部分电路将Control_Logic_Low进行预处理输出至高端高压部分电路以控制高端高压部分电路；

所述高端高压部分电路对驱动电路中的PLDMOS与NLDMOS的栅端电位分别单独处理，驱动电路将NLDMOS的源端采用浮动电位，保证两者栅源压差始终不会大于其击穿值；

所述驱动电路控制功率输出级中高端功率器件NLD_UP的开关；

所述高端高压部分电路由第一电阻R1、第三电阻R3、第一齐纳二级管D1、第二齐纳二极管D2、第三NLDMOS管NLD3、第四NLDMOS管NLD4、第一PLDMOS管PLD1、第二PLDMOS管PLD2和第三PLDMOS管PLD3组成；其中，第一电阻R1正端接VDD_VCP，第一电阻R1负端接第一NLDMOS管NLD1的漏端；第三电阻R3正端接VDD_VCP，第三电阻R3负端接第三PLDMOS管PLD3源端；第一齐纳二级管D1正端接第一NLDMOS管NLD1漏端，第一齐纳二级管D1负端接VDD_VCP；第二齐纳二极管D2正端接第四电阻R4负端，第二齐纳二极管D2负端接第四NLDMOS管NLD4栅端；第三NLDMOS管NLD3漏端接第二PLDMOS管PLD2栅端，第三NLDMOS管NLD3栅端接第一NLDMOS管NLD1漏端，第三NLDMOS管NLD3源端接VDD；第四NLDMOS管NLD4漏端接第二PLDMOS管PLD2漏端，第四NLDMOS管NLD4栅端接第二齐纳二极管D2负端，第四NLDMOS管NLD4源端接第二NLDMOS管NLD2漏端；第一PLDMOS管PLD1漏端接第二PLDMOS管PLD2栅端，第一PLDMOS管PLD1栅端接第一NLDMOS管NLD1漏端，第一PLDMOS管PLD1源端接VDD_VCP；第二PLDMOS管PLD2漏端接第四NLDMOS管NLD4漏端，第二PLDMOS管PLD2栅端接第三NLDMOS管NLD3漏端，第二PLDMOS管PLD2源端接VDD_VCP；第三PLDMOS管PLD3漏端接第二齐纳二极管D2负端，第三PLDMOS管PLD3栅端接第二PLDMOS管PLD2栅端，第三PLDMOS管PLD3源端接第三电阻R3负端；

所述驱动电路由第二电阻R2、第四电阻R4、第三齐纳二极管D3、第四PLDMOS管PLD4和第五NLDMOS管NLD5组成；其中，第二电阻R2正端接VDD_VCP，第二电阻R2负端接第四PLDMOS管PLD4源端；第四电阻R4正端接第三齐纳二极管D3负端，第四电阻R4负端接第二齐纳二极管D2正端；第三齐纳二极管D3正端接第五NLDMOS管NLD5源端，第三齐纳二极管D3负端接第五NLDMOS管NLD5栅端；第五NLDMOS管NLD5漏端接第五电阻R5正端，第五NLDMOS管NLD5栅端接第四电阻R4正端，第五NLDMOS管NLD5源端接第四电阻R4负端；第四PLDMOS管PLD4漏端接第五电阻R5正端，第四PLDMOS管PLD4栅端接第一电阻R1负端，第四PLDMOS管PLD4源端接第二电阻R2负端。

2.如权利要求1所述的高可靠性电平位移电路，其特征是：所述低端低压部分电路由第一电流源I1、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一NLDMOS管NLD1和第二NLDMOS管NLD2组成；其中，第一电流源I1正端接VDD_Logic，第一电流源I1负端接GND；第一NMOS管MN1的漏端接第一电流源I1负端，第一NMOS管MN1栅端接第一NMOS管MN1漏端，第一NMOS管MN1源端接GND；第二NMOS管MN2的漏端接第一NLDMOS管NLD1源端，第二NMOS管MN2栅端接第一NMOS管MN1栅端，第二NMOS管MN2源端接GND；第三NMOS管MN3漏端接第二NLDMOS管NLD2源端，第三NMOS管MN3栅端接第二NMOS管MN2栅端，第三NMOS管MN3源端接GND；第一NLDMOS管NLD1漏端接第一电阻R1负端，第一NLDMOS管NLD1栅端接Control_Logic_Low，第一NLDMOS管NLD1源端接第二NMOS管MN2漏端；第二NLDMOS管NLD2漏端接第四NLDMOS管NLD4源端，第二NLDMOS管NLD2栅端接Control_Logic_Low，第二NLDMOS管NLD2源端接第三NMOS管MN3漏端。

3.如权利要求1所述的高可靠性电平位移电路，其特征是：所述功率输出级由第五电阻R5、第四齐纳二极管D4、第一反相器INV1、高端功率器件NLD_UP和低端功率器件NLD_DOWN组成；其中，第五电阻R5正端接第四PLDMOS管PLD4漏端，第五电阻R5负端接第四齐纳二极管D4正端；第四齐纳二极管D4正端接高端功率器件NLD_UP源端，第四齐纳二极管D4负端接高端功率器件NLD_UP栅端；第一反相器INV1输入端接Control_Logic_Low，第一反相器INV1输出端接低端功率器件NLD_DOWN栅端；高端功率器件NLD_UP漏端接VDD，高端功率器件NLD_UP栅端接第五电阻R5正端，高端功率器件NLD_UP源端接低端功率器件NLD_DOWN漏端；低端功率器件NLD_DOWN漏端接第五电阻R5负端，低端功率器件NLD_DOWN栅端接第一反相器INV1输出端，低端功率器件NLD_DOWN源端接GND。