[发明专利]一种半导体器件及其形成方法

说明书

本发明实施例提供了一种半导体器件及其形成方法。本发明实施例通过形成交替堆叠的第一鳍部材料层和第二鳍部材料层，使得在刻蚀工艺中，第一鳍部材料层相对于第二鳍部材料层具有高的刻蚀选择比。由此形成的栅极结构具有不同的宽度，达到控制鳍部上电流分布的效果。解决半导体器件中电流分布不均的现象，并提高半导体器件的可靠性。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件及其形成方法。

背景技术

随着集成电路的发展，集成芯片的尺寸不断减小，对于器件的结构的要求也越来越高。在先进的集成电路中，传统的平面结构器件已经很难满足电路设计的需要。因此，非平面结构的器件应运而生，包括绝缘体上硅(SOI，Silicon On Insulator)、双栅、多栅以及鳍式场效应晶体管(Fin Field-Effect Transistor，Fin-FET)等。然而，现有的半导体器件容易出现电流分布不均的现象，由此影响半导体器件的可靠性。

发明内容

有鉴于此，本发明实施例提供了一种半导体器件及其形成方法，解决半导体器件中电流分布不均的现象，并提高半导体器件的可靠性。

根据本发明实施例的第一方面，提供一种半导体器件的形成方法，所述方法包括：

提供半导体衬底；

在所述半导体衬底上形成堆叠结构，所述堆叠结构包括交替堆叠的多个第一鳍部材料层与多个第二鳍部材料层；

图案化所述堆叠结构形成鳍部，所述鳍部中包括交替叠置的第一鳍部材料层和第二鳍部材料层；

形成横跨所述鳍部的伪栅结构；

回刻蚀所述伪栅结构两侧的鳍部，露出第一鳍部材料层的侧面；

选择性刻蚀鳍部中的第一鳍部材料层以使得鳍部中至少部分第一鳍部材料层具有不同的宽度；

形成覆盖所述第一鳍部材料层两侧的侧墙；

在所述鳍部的两侧生长源漏区；

形成覆盖所述源漏区、伪栅结构外壁以及所述半导体衬底的层间介质层；

移除所述伪栅结构；

通过选择性刻蚀去除所述第一鳍部材料层，以在所述鳍部中形成多个孔，所述多个孔中的至少部分具有不同的宽度；

在所述伪栅结构原来所在位置以及所述孔中形成栅极结构。

进一步地，所述选择性刻蚀鳍部中的第一鳍部材料层具体为：

选择性刻蚀所述第一鳍部材料层使得各第一鳍部材料层刻蚀后的宽度由下至上依次增大。

进一步地，所述选择性刻蚀鳍部中的第一鳍部材料层具体为：

选择性刻蚀所述第一鳍部材料层使得各第一鳍部材料层刻蚀后的宽度由下至上依次减小。

进一步地，所述形成覆盖第一鳍部材料层两侧的侧墙包括：

沉积侧墙材料填充鳍部中所述第二鳍部材料层之间的缝隙；

回刻蚀所述侧墙材料以露出第二鳍部材料层的侧面。

进一步地，所述第一鳍部材料层的材料为硅锗，所述第二鳍部材料层的材料为硅。

进一步地，每层第一鳍部材料层中锗的百分含量不同。

根据本发明实施例的第二方面，提供一种半导体器件，包括：

半导体衬底；

鳍部，所述鳍部在高度方向上间隔设置有多个第二鳍部材料层，所述第二鳍部材料层之间具有多个孔，至少部分所述孔具有不同的宽度；