[发明专利]上电缓冲电路

权利要求书

1.一种上电缓冲电路，所述上电缓冲电路用于控制功率放大器的储能电容的充电过程，高压直流母线通过所述储能电容为所述功率放大器提供能量，其特征在于，所述上电缓冲电路包括恒流充电模块、旁路模块、母线电压采样模块和数字信号处理器，其中：

所述恒流充电模块包括第一MOSFET，所述第一MOSFET的漏极连接所述高压直流母线正极，所述第一MOSFET的源极连接所述储能电容的第一端，所述储能电容的第二端连接高压直流母线负极；

所述恒流充电模块还包括恒流充电芯片、第一隔离光耦以及第二隔离光耦，

所述第一MOSFET的源极连接所述恒流充电芯片的第一端，所述第一MOSFET的栅极连接所述恒流充电芯片的第二端；所述恒流充电芯片的第三端连接所述储能电容的第一端；

所述第一隔离光耦的三级管的发射极连接所述恒流充电芯片的第二端，所述第一隔离光耦的三级管的集电极连接第二电源，所述第一隔离光耦的二级管连接在第一电源和所述数字信号处理器的第一输出端之间；

所述第二隔离光耦的三级管的发射极接地，所述第二隔离光耦的三级管的集电极连接所述第一电源，并连接所述数字信号处理器的第一输入端，所述第二隔离光耦的二级管连接在所述第一MOSFET的漏极和所述高压直流母线正极之间；

所述旁路模块包括第二MOSFET，所述第二MOSFET的源漏极与所述第一MOSFET的源漏极并联；

所述母线电压采样模块用于采样所述储能电容两端的电压，得到母线电压并提供至所述数字信号处理器的第二输入端；

所述数字信号处理器用于在接收到缓冲上电指令，且判断所述母线电压满足缓启开始条件时，向所述恒流充电模块发送驱动信号以使所述第一MOSFET导通；

在所述母线电压满足缓启完成条件时，所述数字信号处理器停止向所述恒流充电模块发送驱动信号，并在所述第一MOSFET的寄生电容放电完成后，向所述旁路模块发送驱动信号以使所述第二MOSFET导通。

2.如权利要求1所述的上电缓冲电路，其特征在于，所述恒流充电模块还包括第一电阻、第二电阻、第三电阻和第四电阻，其中：

所述第一MOSFET的漏极通过所述第二电阻连接所述高压直流母线正极；

所述第一MOSFET的源极通过所述第一电阻连接所述储能电容的第一端，通过所述第四电阻连接所述恒流充电芯片的第一端；

所述第一MOSFET的栅极通过所述第三电阻连接所述恒流充电芯片的第二端。

3.如权利要求2所述的上电缓冲电路，其特征在于，所述恒流充电模块还包括第五电阻、第六电阻、第七电阻和第一稳压二极管，其中：

所述第五电阻的一端连接所述恒流充电芯片的第二端，另一端连接所述储能电容的第一端；

所述第一隔离光耦的三级管的集电极通过所述第七电阻连接所述第二电源；

所述第二隔离光耦的三级管的集电极通过第六电阻连接所述第一电源，所述第二隔离光耦的二级管与所述第二电阻并联；

所述第一稳压二极管跨接在所述第一MOSFET的栅极和源极之间。

4.如权利要求3所述的上电缓冲电路，其特征在于，当所述母线电压小于第一阈值，以使所述数字信号处理器的第二输入端接收到第二电平时，且所述第二电阻上的电压低于所述第二隔离光耦的开启电压，以使所述数字信号处理器的第一输入端接收到第一电平时，所述母线电压满足缓启开始条件。

5.如权利要求4所述的上电缓冲电路，其特征在于，当在设定时间内所述母线电压大于第二阈值，以使所述数字信号处理器的第二输入端接收到第一电平时，且在设定时间内所述第二电阻上的电压低于所述第二隔离光耦的开启电压，以使所述数字信号处理器的第一输入端接收到第一电平时，所述母线电压满足缓启完成条件。

6.如权利要求5所述的上电缓冲电路，其特征在于，当所述母线电压小于第二阈值，以使所述数字信号处理器的第二输入端接收到第二电平时，且所述第二电阻上的电压高于所述第二隔离光耦的开启电压，以使所述数字信号处理器的第一输入端接收到第二电平时，所述储能电容处于充电状态。