[发明专利]用于半导体处理的方法以及半导体结构

说明书

本发明描述的实施例一般涉及在半导体处理中形成用于导电部件的阻挡层的一种或多种方法以及形成的半导体结构。在一些实施例中，形成穿过介电层至导电部件的开口。在开口中沿着介电层的侧壁且在导电部件的表面上形成在阻挡层。形成阻挡层包括沉积包括使用前体气体的层。前体气体具有用于在导电部件的表面上的沉积的第一培养时间和用于在介电层的侧壁上的沉积的第二培养时间。第一培养时间大于第二培养时间。在开口中且在阻挡层上形成导电填充材料。

技术领域

本发明的实施例总体涉及半导体领域，更具体地，涉及用于半导体处理的方法以及相应的半导体结构。

背景技术

半导体集成电路(IC)产业经历了指数型增长。IC材料和设计上的技术进步产生了多代IC，其中，每一代都具有比先前一代更小且更复杂的电路。在IC发展过程中，功能密度(例如，单位芯片面积上互连器件的数量)通常在增加，同时几何尺寸(例如，可使用制造工艺创建的最小组件(或线))减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。然而，按比例缩小也导致了前几代在较大几何尺寸下可能没有提出的挑战。

发明内容

根据本发明的一个方面，提供了一种用于半导体处理的方法，所述方法包括：形成穿过介电层至导电部件的开口；在所述开口中沿着所述介电层的侧壁且在所述导电部件的表面上形成阻挡层，形成所述阻挡层包括使用第一前体气体沉积层，所述第一前体气体具有在所述导电部件的表面上沉积的第一培养时间和在所述介电层的侧壁上沉积的第二培养时间，所述第一培养时间大于所述第二培养时间；以及在所述开口中且在所述阻挡层上形成导电填充材料。

根据本发明的另一个方面，提供了一种半导体结构，包括：第一介电层，位于衬底上方；第一导电部件，位于所述第一介电层中；第二介电层，位于所述第一介电层和所述第一导电部件上方；以及第二导电部件，位于所述第二介电层中并且接触所述第一导电部件；所述第二导电部件包括：阻挡层，沿着所述第二介电层的侧壁并且位于所述第一导电部件的表面上，所述阻挡层在所述第二介电层的侧壁处具有第一厚度，所述阻挡层在所述第一导电部件的表面处具有第二厚度，所述第一厚度大于所述第二厚度；和导电填充材料，位于所述阻挡层上。

根据本发明的又一方面，提供了一种用于半导体处理的方法，所述方法包括：形成穿过介电层至导电部件的开口；在所述开口中沿着所述介电层的侧壁并且在所述导电部件的表面上沉积含碳层，使用原子层沉积(ALD)工艺来沉积所述含碳层，所述原子层沉积工艺包括至少一个第一循环，包括：脉冲调制具有至少25原子百分比的碳浓度的前体气体；以及脉冲调制反应物气体；使所述含碳层致密化包括使所述含碳层暴露于等离子体，其中，在所述致密化之后，所述含碳层是阻挡层；以及在所述开口中且在所述阻挡层上形成导电填充材料。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1至图5是根据一些实施例的在用于形成导电部件的示例性方法期间的相应中间结构的截面图。

图6是根据一些实施例的用于形成导电部件中的阻挡层的方法的流程图。

图7是示出根据一些实施例的在导电部件中形成阻挡层的各个方面的图。

图8至图9是根据一些实施例的在用于形成导电部件的另一示例性方法期间的相应中间结构的截面图。

图10至图11是根据一些实施例的在用于形成导电部件的另一示例性方法期间的相应中间结构的截面图。

图12是根据一些实施例的用于形成导电部件中的阻挡层的方法的流程图。

图13是根据一些实施例的用于形成导电部件中的阻挡层的沉积工具的示意图。

具体实施方式