[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，包括：提供衬底，衬底包括第一器件区和第二器件区；在衬底上形成第一掺杂层；在第一掺杂层上形成位于第一器件区的第一鳍部层和位于第二器件区的第二鳍部层；在第一器件区的第一掺杂层上形成覆盖部分第一鳍部层侧壁的第一隔离层；在第二器件区的第一掺杂层上形成覆盖部分第二鳍部层侧壁的第二隔离层，第二隔离层的厚度小于第一隔离层；在第一隔离层上形成覆盖部分第一鳍部层侧壁和部分第一隔离层表面的第一栅极结构；在第二隔离层上形成覆盖部分第二鳍部层侧壁和部分第二隔离层表面的第二栅极结构；在第一鳍部层顶部形成第二掺杂层；在第二鳍部层顶部形成第三掺杂层。所述方法提高了半导体器件的性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。

为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离层，所述隔离层覆盖部分所述鳍部的侧壁，且隔离层表面低于鳍部顶部；位于隔离层表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。

随着对器件性能不断提出的更高要求，催生了四面控制的全包围栅结构(Gate-all-around)。具有全包围栅极(Gate-all-around)结构的半导体器件拥有有效地限制短沟道效应(Short channel effect)的特殊性能，正是业界在遵循摩尔定律不断缩小器件尺寸的革新中所极其渴望的。全包围栅极结构中的薄硅膜构成的器件沟道被器件的栅极包围环绕，而且仅被栅极控制。

然而，现有技术形成的全包围栅极结构半导体器件的性能较差。

发明内容

本发明解决的技术问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。

为解决上述技术问题，本发明提供一种半导体器件的形成方法，包括：提供衬底，所述衬底包括第一器件区和第二器件区；在所述衬底上形成第一掺杂层；在所述第一器件区的第一掺杂层上形成第一鳍部层；在所述第二器件区的第一掺杂层上形成第二鳍部层；形成第一鳍部层和第二鳍部层后，在第一器件区的第一掺杂层上形成第一隔离层，所述第一隔离层覆盖部分第一鳍部层侧壁；在第二器件区的第一掺杂层上形成第二隔离层，所述第二隔离层覆盖部分第二鳍部层侧壁，所述第二隔离层厚度小于第一隔离层厚度；形成第一隔离层和第二隔离层后，在所述第一隔离层上形成第一栅极结构，所述第一栅极结构覆盖部分第一鳍部层侧壁和部分第一隔离层表面；形成第一隔离层和第二隔离层后，在所述第二隔离层上形成第二栅极结构，所述第二栅极结构覆盖部分第二鳍部层侧壁和部分第二隔离层表面；在第一鳍部层顶部形成第二掺杂层；在所述第二鳍部层顶部形成第三掺杂层。

可选的，还包括：在第一器件区内形成第一导电结构，所述第一导电结构与第一器件区的第一掺杂层电连接；在第二器件区内形成第二导电结构，所述第二导电结构与第二器件区的第一掺杂层电连接；在第一器件区内形成第三导电结构，所述第三导电结构与第一栅极结构电连接；在第二器件区内形成第四导电结构，所述第四导电结构与第二栅极结构电连接；在第一器件区内形成与第二掺杂层电连接的第五导电结构；在第二器件区内形成与第三掺杂层电连接的第六导电结构。

可选的，所述第一隔离层的形成方法包括：在第二器件区的第一掺杂层上形成第一掩膜层；形成第一掩膜层后，在第一器件区的第一掺杂层和第二器件区的第一掩膜层上形成初始第一隔离层，所述初始第一隔离层覆盖第一鳍部层侧壁；回刻蚀所述初始第一隔离层，形成所述第一隔离层。