[发明专利]一种阻型存储器结构

说明书

本发明公开了一种阻型存储器结构，包括MOSFET管、复数个阻型存储单元和复数条对应阻型存储单元的位线；所述MOSFET管的源极连接到源极线，栅极连接到字线，漏极分别连接到各阻型存储单元的一端，各阻型存储单元的另一端连接到其对应的位线。本发明能够减小阻型存储器的面积，提高阻型存储器的存储密度。

技术领域

本发明涉及存储器技术领域，具体涉及一种阻型存储器结构。

背景技术

近年来随着计算机技术、互联网技术的飞速发展，非易失性存储器件在半导体行业中扮演越来越重要的角色。在非易失性存储器件中，即使当电源被切断，器件的基本单元仍保持基本单元中存储的数据。电阻型随机存储器（如RRAM、MRAM、FeRAM、PRAM等）是一种新型非易失性存储器，其工作的机理是在外电场触发可逆电阻转变效应，即在外加电压的作用下，器件的电阻在低阻态（“0”）和高阻态（“1”）之间可逆转变，并且所得到的电阻在外电场去除后可以保持下来。电阻型存储器由于具有高的读写速度、高集成度和多值存储能力等特点，而成为现阶段研究的热点。

参见附图1所示，现有的阻型存储器通常由一个MOSFET管M1和一个阻型存储单元R1组成，当其字线WL电压为高时，这个单元的字线WL被选中，此时可以进行读写操作。随着工艺的改进，阻型存储器的面积受MOSFET管的限制。

发明内容

本发明的发明目的是提供一种阻型存储器结构，能够减小阻型存储器的面积，提高阻型存储器的存储密度。

为达到上述发明目的，本发明采用的技术方案是：一种阻型存储器结构，包括MOSFET管、复数个阻型存储单元和复数条对应阻型存储单元的位线；

所述MOSFET管的源极连接到源极线，栅极连接到字线，漏极分别连接到各阻型存储单元的一端，各阻型存储单元的另一端连接到其对应的位线，各所述位线中有且仅有一条被置读写电压。

上文中，仅选择其中一条位线置读写电压，其它位线浮空，不读写。

上述技术方案中，所述MOSFET管为N型MOSFET管。

上述技术方案中，所述阻型存储单元的数量为5万~500万个。

上述技术方案中，所述MOSFET管的面积占阻型存储器面积的30%~50%。对于MOSFET管的面积在阻型存储器面积中的占比，本发明不做具体限定，典型但非限制性的可以是30%、31%、32%、33%、34%、35%、36%、37%、38%、39%、40%、41%、42%、43%、44%、45%、46%、47%、48%、49%、50%。优选为40%。

由于上述技术方案运用，本发明与现有技术相比具有下列优点：

1．本发明通过在MOSFET管的漏极并联连接多个阻型存储单元，并且各阻型存储单元都连接有一条位线，通过给位线置读写电压来控制对应的阻型存储单元读写，能够减小阻型存储器的面积，提高阻型存储器的存储密度；

2．本发明的各阻型存储的单元共用一个MOSFET管，可以适当增大MOSFET管的宽度，减小MOSFET管的导通电阻，提高读写的成功率。

附图说明

图1是本发明背景技术中的现有阻型存储器的结构示意图。

图2是本发明实施例一的阻型存储器的结构示意图。

具体实施方式

下面结合附图及实施例对本发明作进一步描述：

实施例一：

参见图2所示，一种阻型存储器结构，包括MOSFET管M1、复数个阻型存储单元R1、R2、…RN和复数条对应阻型存储单元的位线BL1、BL2、…BLN；