[发明专利]迟滞比较器

说明书

本申请涉及迟滞比较器，其包括迟滞比较器电路和迟滞产生电路。所述迟滞比较器电路包括两个比较器支路，其各自具有差分晶体管和负载晶体管。所述差分晶体管接收比较器偏压电流，所述比较器偏压电流基于施加到所述差分晶体管的控制端的电压信号的相对电平可变地划分。提供输出级以用于基于流动通过所述负载晶体管的电流产生输出电压信号。所述迟滞产生电路被布置成用于依据所述输出电压信号的电平，选择性地在所述两个比较器支路中的任一个中引入迟滞电流，或选择性地从所述两个比较器支路中的任一个汲取迟滞电流。

技术领域

本公开大体上涉及金属氧化物半导体(metal oxide semiconductor；MOS)迟滞比较器，并且更具体来说，涉及具有基本上不受温度和制造工艺变化影响的迟滞特性的MOS迟滞比较器。

背景技术

通常采用比较器以用于阈值检测应用，其中比较器的输出依据可变输入电压高于还是低于参考电压来改变状态。举例来说，比较器可以用作过零检测器，以基于由磁性可变磁阻速度传感器产生的AC输入电压提供逻辑电平数字输出信号。

在电噪声叠加在输入信号上的应用中，比较器可以在输入电压接近比较器的切换点时，基于输入信号的噪声内容改变状态。为了使比较器对这种噪声迟钝，比较器电路被设计有迟滞特性，其有效地依据比较器的输出状态增加或减小参考电压。

在现有技术水平中，已知迟滞比较器的各种不同实施方案。常规的技术利用运算放大器和电阻反馈来提供所述迟滞特性。举例来说，US 5,369,319 A描述MOS迟滞比较器，其由馈送差分晶体管对Q5、Q6的电流源晶体管Qs限定，所述晶体管对中的每一个与相应的负载晶体管Q1、Q4串联连接。差分晶体管Q5或Q6与负载晶体管Q1或Q4的每个串联连接形成相应的第一或第二比较器支路。迟滞晶体管Q2和Q3在第一和第二比较器支路之间交叉耦合，且有效偏移比较器的切换点，来实现迟滞特性。US 5.369,319进一步描述用于补偿工艺、电压和温度(process，voltage and temperature；PVT)变化的源极晶体管偏压电路。

尽管US 5,369,319提出允许补偿迟滞电压的PVT变化的源极晶体管偏压电路，但提出的源极晶体管偏压电路具有几个缺点：

由于需要误差放大器，而增加面积和功率需求；

由于需要反馈回路，而导致不稳定性风险；以及

由于在将所提出的电流源晶体管偏压电路投入运行之后存在初始未定义状态，而需要启动信号和电路系统。

从而，仍然存在对于金属氧化物半导体(MOS)迟滞比较器电路，并且更具体来说，对于具有基本上不受温度和制造工艺变化影响的迟滞特性的MOS迟滞比较器电路的需要。

发明内容

根据本发明的第一方面，提供一种迟滞比较器，包括：

迟滞比较器电路，其包括：

两个比较器支路，其各自具有差分晶体管和负载晶体管；

其中所述两个比较器支路的所述差分晶体管相连接以接收比较器偏压电流(I_B)，且被配置成基于施加到所述两个比较器支路的所述差分晶体管的控制端的电压信号(V_p、V_n)的相对电平，可变地划分所述比较器偏压电流(I_B)；以及

输出级，其被配置成用于基于流动通过所述两个比较器支路的所述负载晶体管的电流(I_D1、I_D2)产生输出电压信号(V_out)，以及