[发明专利]一种防止无刷电机共态导通电路

权利要求书

1.一种防止无刷电机共态导通电路，其特征在于，所述防止无刷电机共态导通电路包括第一逻辑芯片、第二逻辑芯片、第三逻辑芯片以及驱动电路，所述第一逻辑芯片、所述第二逻辑芯片、所述第三逻辑芯片以及所述驱动电路依次电连接，所述第一逻辑芯片用于与一信号源电连接，以接收所述信号源输入的三对互补信号，所述第一逻辑芯片用于对所述信号源进行处理，以当所述互补信号为共态导通信号时，生成反向信号，所述第二逻辑芯片用于对所述信号源输出的信号进行反向处理，并将处理后的信号传输至所述第三逻辑芯片，所述驱动电路还用于与一无刷电机电连接，所述驱动电路用于在所述第三逻辑芯片处于使能状态时控制所述无刷电机工作。

2.如权利要求1所述的防止无刷电机共态导通电路，其特征在于，所述防止无刷电机共态导通电路还包括肖基特二极管组件，所述第一逻辑芯片、所述肖基特二极管组件以及所述第二逻辑芯片依次电连接。

3.如权利要求2所述的防止无刷电机共态导通电路，其特征在于，所述第一逻辑芯片包括第一与非门、第二与非门、第三与非门以及第四与非门，所述第一与非门的输入端与信号源的第一对互补信号连接，所述第二与非门的输入端与信号源的第二对互补信号连接，所述第三与非门的输入端与信号源的第三对互补信号连接，所述第四与非门的输入端空载，所述第一与非门、所述第二与非门、所述第三与非门以及所述第四与非门的输出端均与所述肖基特二极管组件电连接。

4.如权利要求3所述的防止无刷电机共态导通电路，其特征在于，所述肖基特二极管组件包括第一二极管、第二二极管、第三二极管以及第四二极管，所述第一与非门的输出端与所述第一二极管的负极电连接，所述第二与非门的与所述第四二极管电连接，所述第三与非门的输出端与所述第三二极管的负极电连接，所述第四与非门的输出端与所述第二二极管的负极电连接，所述第一二极管、所述第二二极管、所述第三二极管以及所述第四二极管的正极均分别与一电源以及所述第二逻辑芯片电连接。

5.如权利要求4所述的防止无刷电机共态导通电路，其特征在于，所述第二逻辑芯片包括第一非门，所述第一非门的输入端与所述第一二极管、第二二极管、第三二极管以及第四二极管的正极均电连接，所述第一非门的输出端与所述第三逻辑芯片的使能端电连接。

6.如权利要求1所述的防止无刷电机共态导通电路，其特征在于，所述防止无刷电机共态导通电路还包括示警单元，所述示警单元与所述第一逻辑芯片电连接，所述示警单元用于在所述三对互补信号中出现共态导通信号时进行示警。

7.如权利要求6所述的防止无刷电机共态导通电路，其特征在于，所述示警单元包括第二非门、电阻以及发光二极管，所述第二非门的输入端与所述第一逻辑芯片的输出端电连接，所述第二非门的输出端与所述电阻、所述发光二极管串联后接地。

8.如权利要求7所述的防止无刷电机共态导通电路，其特征在于，所述示警单元还包括电容，所述电容的一端与所述第二非门的输出端电连接，所述电容的另一端接地。

9.如权利要求1所述的防止无刷电机共态导通电路，其特征在于，所述第一逻辑芯片的型号包括SN74HCT00PW，所述第二逻辑芯片的型号包括SN74LVC2G04DBVR，所述第三逻辑芯片的型号包括SN74HCT245PWR。

10.如权利要求1所述的防止无刷电机共态导通电路，其特征在于，所述第三逻辑芯片用于在使能端接收到低电平信号时处于使能状态，且用于在使能端接收到高电平信号时处于禁能状态。