[发明专利]一种能够实现多块不同类型扩展板级联的扩展板电路

说明书

本发明涉及一种能够实现多块不同类型扩展板级联的扩展板电路，包括多个串联级联的扩展板，第一块扩展板的输入插槽与终端预留的扩展板插槽相连，下一块扩展板的输入插槽与上一块的输出插槽相连，以此类推；所述扩展板包括：扩展板地址编解码电路，负责扩展板的板地址编解码；功能逻辑电路，实现扩展板的逻辑功能；板类型编码电路，用于分区不同的扩展板；输入插槽；输出插槽；IIC扩展GPIO芯片。本发明可以节省很多的硬件资源；无需在每块扩展板增加主动器件，减少软件开发成本；由于能在线检测扩展板的数量及其类型，可以随意扩展，无需提前告知软件外挂扩展板的数量及其类型；当扩展多块同类型的扩展板时，可以自动区分，无需增加硬件来区分。

技术领域

本发明涉及扩展板电路设计技术领域，尤其是一种能够实现多块不同类型扩展板级联的扩展板电路。

背景技术

对于常用扩展板设计，根据不同的级联方式，采用不同的设计思路。在并联模式下，一般的做法是预留一定数量的扩展板插槽，每个卡槽至少需要一个GPIO作为板选功能，扩展板数量受限于预留插槽的数量，通常每个插槽上对应的扩展板的功能是唯一的，无法做到功能随意扩展，此外随着扩展板数量的增加，扩展板接口所占用的CPU硬件资源也会越来越多。在串联模式，通常在每个扩展板上加一个MCU/FPGA等主动器件，采用类似RS485总线的方式将所有扩展板级联起来，不同类型的扩展板需要开发不同的应用程序，同时增加软、硬件成本。此外，对于挂接两块及以上同一类型的扩展板时，因扩展板的软、硬件完全一致，为了加以区分，还需增加可以手动编码电路，根据接入同一类型扩展板的数量，来进行手动编码，不然同一类型的扩展板就会产生地址冲突，既增加了工作量又增加了编码一致时导致地址冲突问题的风险。

发明内容

本发明的目的在于提供一种旨在解决常用扩展板设计时，在并联模式下扩展数量受限问题、硬件资源占用多的问题，在串联模式下软硬件成本高，多块同种类型扩展板需增加手动编码，每块扩展板上还需额外编写程序的问题的能够实现多块不同类型扩展板级联的扩展板电路。

为实现上述目的，本发明采用了以下技术方案：一种能够实现多块不同类型扩展板级联的扩展板电路，包括多个串联级联的扩展板，第一块扩展板的输入插槽与终端预留的扩展板插槽相连，下一块扩展板的输入插槽与上一块的输出插槽相连，以此类推；所述扩展板包括：

扩展板地址编解码电路，负责扩展板的板地址编解码，当扩展板插入后此电路会自动给扩展板设定一个板地址，将终端CPU发来的地址线译码后与板地址对比来使能板类型编码电路的缓冲器；

功能逻辑电路，实现扩展板的逻辑功能，根据扩展板类型的不同实现不同的逻辑功能；

板类型编码电路，用于分区不同的扩展板，终端根据扩展板的类型来对扩展板实施相应的操作控制。

输入插槽，与上一块扩展板的输出插槽或者终端的扩展板插槽相连，接收CPU_FUN[0:N1]信号、IIC总线信号、SPI总线信号、地址线CPU_A[0:N]以及其板地址线XA[0:N]；

输出插槽，与下一块扩展板的输入插槽相连，将CPU_FUN[0:N1]信号、IIC总线信号、SPI总线信号、地址线CPU_A[0:N]以及其板地址线XA[0:N]传输至下一块扩展板；

IIC扩展GPIO芯片，一方面通过扫描IIC总线上挂载此型号IIC扩展GPIO芯片的设备数量，来判断终端外挂扩展板的数量；另一方面此芯片扩展出来的GPIO与SPI总线一起来实现扩展板的功能电路。

来自终端上CPU的IIC总线信号通过输入插槽接入到扩展板的IIC扩展GPIO芯片上，并通过输出插槽连接到下一个扩展板的IIC扩展GPIO芯片上，CPU通过扫描IIC总线上挂载此种IIC扩展GPIO芯片设备地址来计算扩展板的个数。