[发明专利]集成电路器件及其制造方法

说明书

本公开提供了一种集成电路器件及其制造方法。该集成电路器件包括：限定有源区域的器件隔离沟槽；填充器件隔离沟槽的器件隔离膜；在第一方向上延伸跨过有源区域和器件隔离膜的栅极沟槽；覆盖栅极沟槽的内壁的栅极电介质膜；以及在栅极电介质膜之上填充栅极沟槽的一部分的导电线。有源区域包括位于导电线下面的鳍主体部分以及从鳍主体部分朝向导电线突出并在第一方向上具有比鳍主体部分的宽度小的宽度的较薄鳍部分。

技术领域

本发明构思涉及一种集成电路器件，具体地，涉及具有掩埋字线的集成电路器件及其制造方法。

背景技术

随着集成电路器件(其形成具有掩埋在基板中的多个字线的掩埋沟道阵列晶体管(BCAT))的集成度的提高，多个有源区域的节距和/或多个字线的节距逐渐减小，这对集成电路器件的刷新特性具有负面的影响。因此，为了通过更精确地控制栅电极的阈值电压和/或改善单元晶体管的关闭特性而改善单元驱动电流的特性，已经提出各种技术来延长晶体管的沟道宽度。然而，以下存在限制：保证沉积工艺余量以用希望的材料填充相邻的有源区域之间的空间而没有由于有源区域之间的减小的间隔引起的沉积缺陷(诸如缝隙或孔隙)。

发明内容

本发明构思有效地延长了沟道宽度并同时克服了由于有源区域之间的减小的间隔引起的沉积缺陷问题。

本发明构思提供一种集成电路器件，该集成电路器件具有可延长单元晶体管的沟道宽度和/或改善单元驱动电流的特性的结构，即使当根据包括掩埋沟道阵列晶体管(BCAT)的集成电路器件的按比例缩小，单元晶体管区域的尺寸减小和/或多个有源区域的节距减小时。

本发明构思提供一种制造集成电路器件的方法，该方法可以延长单元晶体管的沟道宽度并同时克服由于有源区域之间的减小的间隔引起的沉积缺陷问题，即使当根据包括BCAT的集成电路器件的按比例缩小，单元晶体管区域的尺寸减小和/或多个有源区域的节距减小时。

根据本发明构思的一方面，提供一种集成电路器件，该集成电路器件包括：基板，其中形成限定有源区域的器件隔离沟槽；器件隔离膜，在有源区域周围填充器件隔离沟槽；栅极沟槽，在第一方向上延伸跨过有源区域和器件隔离膜；栅极电介质膜，覆盖栅极沟槽的内壁；以及导电线，在栅极电介质膜之上填充栅极沟槽的一部分，其中有源区域包括位于导电线下面的鳍主体部分以及从鳍主体部分朝向导电线突出并在第一方向上具有比鳍主体部分的宽度小的宽度的较薄鳍部分。

根据本发明构思的另一方面，提供一种集成电路器件，该集成电路器件包括：基板，具有在第一方向上布置成行的多个有源区域；器件隔离膜，在基板上围绕所述多个有源区域；以及导电线，在基板中延伸跨过所述多个有源区域，其中所述多个有源区域的每个包括位于导电线下面的鳍主体部分以及从鳍主体部分朝向导电线突出并在第一方向上具有比鳍主体部分的宽度小的宽度的较薄鳍部分。

根据本发明构思的另一方面，提供一种集成电路器件，该集成电路器件包括：基板，具有单元阵列区域、外围电路区域以及在单元阵列区域和外围电路区域之间的界面区域；多个有源区域，限定在单元阵列区域中的基板中；器件隔离膜，覆盖单元阵列区域中的所述多个有源区域中的每个的侧壁；界面器件隔离膜，填充形成在界面区域中的基板中的界面沟槽；以及多个导电线，在单元阵列区域中在第一方向上延伸跨过所述多个有源区域，其中所述多个有源区域的每个包括位于导电线下面的鳍主体部分以及从鳍主体部分朝向导电线突出并在第一方向上具有比鳍主体部分的宽度小的宽度的较薄鳍部分。