[发明专利]一种忆阻器阻态数目扩展的结构及相关方法

说明书

本发明涉及一种忆阻器阻态数目扩展的结构及相关方法，能够在忆阻器交叉阵列中实现阻态数目扩展的结构，包含交叉阵列单元、阻态扩展功能线群、输入线群、输出线群、单元连接线群；其中，阻态扩展功能线群通过多条末端为第一选通器的阻态扩展功能线，连接起交叉阵列单元中每两条相邻的横线或纵线，各个第一选通器根据控制端信号使所在阻态扩展功能线的信号路连通或断开，使接受输入信号的横线或纵线上所接的忆阻器并联，实现阻态扩展。本发明还实现了在忆阻器交叉阵列中实现阻态数目扩展的方法，以及对交叉阵列中忆阻器阻值写入的方法。本发明具有掉电不易失、适应神经网络大量加权求和中对多阻态的需求的特点。

技术领域

本发明涉及神经网络深度学习领域，特别是涉及一种在忆阻器交叉阵列中实现阻态数目扩展的结构及其扩展方法与写入方法。

背景技术

人工智能研究日益火热，其中神经网络的深度学习成为众多科研项目的研究重点。为了适应神经网络深度学习中大量出现的数据加权求和的应用需求，crossbar型乘加单元备受重视。但如果仍然采用传统的CMOS设计思路来设计逻辑电路，就难以做到利用crossbar结构的优势实现大量的权值乘加，一个主要原因就是CMOS电路对信息的存储是易失的，每次运行深度学习的相关程序都要从存储器中读取数据，存到内存中运行。神经网络的大量修正训练也因此显得十分繁琐，消耗和占用过多的时间和硬件资源。

这时一种新型的器件受到了广泛关注。忆阻器，原本由蔡少棠教授提出假设，认为与电压、电流、电场、磁场相关的传统电学元件电阻、电感和电容之外，应该还存在一种直接转换电场、磁场信息的元件，暂时命名为“忆阻器”。在之后人们的研究中，直接转换电场磁场信息的理想元件仍在寻找，但“相变器”这种阻态会因电压或别的电学信号超过某一阈值而发生跳变的新型器件引起了广泛受关注。由于这种阻值跳变的现象往往具有不易失性，也就是元件具有“忆阻”的特性，“忆阻器”一词逐渐变成了“相变器”的代名词。

由于忆阻器的阻态受到技术上的限制，目前只能实现两种相差悬殊的阻态的跳变。这直接导致在神经网络深度学习中的应用受限。传统神经网络加权求和的应用环境下，要求权值的精度越高越好，而权值精度一旦达不到要求，神经网络的效果会大打折扣，识别率迅速下降。许多人转而研究对精度要求更低的二值神经网络，取得了一定的成果，但其代价也非常让人头疼。权值精度的下降直接导致了神经网络层数和单层网络中神经元数目的急剧增加，占用了过多的硬件资源。

发明内容

本发明希望通过一种忆阻器阻态数目扩展的结构及相关方法，用现有的只能实现二值的忆阻器拼合形成多值的忆阻单元，或者形成等效的多值忆阻结构，从而抵消一部分低精度神经网络的硬件资源消耗。

为了达到上述目的，本发明的一个技术方案是提供一种在忆阻器交叉阵列中实现阻态数目扩展的结构，包含交叉阵列单元、阻态扩展功能线群；

所述交叉阵列单元设有横线、纵线、忆阻器；其中，横线之间平行，位于同一平面上；纵线之间平行，位于另一平面上；每条横线与每条纵线垂直交叉；在横线所在平面与纵线所在平面的法方向得到投影的交点，忆阻器处在这些交点上，每个忆阻器一端相应连接一条横线，另一端相应连接一条纵线；

所述阻态扩展功能线群通过多条末端为第一选通器的阻态扩展功能线，连接起交叉阵列单元中每两条相邻的横线或纵线，各个第一选通器根据控制端信号使所在阻态扩展功能线的信号路连通或断开，使接受输入信号的n条横线或n条纵线上所接的忆阻器并联，实现阻态扩展，n≥2；

其中，每个忆阻器的高导态电导为GH，低导态电导为GL，有GHGL，近似认为GL＝0，阻态集合为{GH，0}；阻态扩展后，并联的n个忆阻器的阻态集合相加，得到{nGH，n-1GH，…，GH，0}，阻态扩展到n+1种。

所述在忆阻器交叉阵列中实现阻态数目扩展的结构，进一步包含输入线群、输出线群；