[发明专利]基于USB的FPGA通信控制装置及方法

说明书

本申请提供了一种基于USB的FPGA通信控制装置，包括轮询仲裁模块，轮询仲裁模块中包括控制器和多个缓冲存储器，控制器与多个缓冲存储器以及USB芯片中预设的发送端点和接收端点相连，用于依据多个缓冲存储器的状态以及USB芯片中的各端点的状态，调度多个缓冲存储器中的信息的上传和/或下载，实现对于FPGA与USB芯片之间的带宽的分时利用，从而提高带宽的利用率。

技术领域

本申请涉及电子信息领域，尤其涉及一种基于USB的FPGA通信控制装置及方法。

背景技术

图1为现场可编程门阵列(Field-Programmable Gate Array，FPGA)通过通用串行总线(Universal Serial Bus，USB)芯片与上位机通信的示意图。其中，PFGA中设置有USB模块，USB模块通过USB物理层接口向USB芯片传输从数据源设备获取的数据，例如超声图像数据。而上位机通过其它传输渠道，向FPGA下发控制信号并接收FPGA对于控制信号的响应信号。

基于上述传输方式，在数据源没有产生数据的情况下，FPGA与USB芯片之间没有数据传输，因此，两者之间的带宽处于闲置状态，可见，现有的FPGA基于USB的通信方式的带宽利用率不高。

发明内容

本申请提供了一种基于USB的FPGA通信控制装置及方法，目的在于解决如何提高基于USB通信的带宽利用率的问题。

为了实现上述目的，本申请提供了以下技术方案：

一种基于USB的FPGA通信控制装置，设置在FPGA中，所述FPGA与USB芯片通信，所述装置包括：

轮询仲裁模块；

所述轮询仲裁模块中包括控制器和多个缓冲存储器；

所述控制器与所述多个缓冲存储器、以及所述USB芯片中预设的发送端点和接收端点相连，用于依据所述多个缓冲存储器的状态以及所述USB芯片中的各端点的状态，调度所述多个缓冲存储器中的信息的上传和/或下载。

可选的，所述多个缓冲存储器包括：

下载控制信号缓冲存储器、上传响应信号缓冲存储器和上传数据缓冲存储器；

所述下载控制信号缓冲存储器通过所述控制器连接所述USB芯片的控制信号发送端点，用于缓存所述控制器从所述USB芯片接收的控制信号；

所述上传响应信号缓冲存储器通过所述控制器连接所述USB芯片的响应信号接收端点，用于缓存待通过所述控制器发送至所述USB芯片的所述FPGA对于所述控制信号的响应信号；

所述上传数据缓冲存储器通过所述控制器连接所述USB芯片的数据接收端点，用于缓存所述FPGA中待通过所述控制器发送至所述USB芯片的数据。

可选的，所述轮询仲裁模块还包括：

与所述控制器相连，且与所述上传数据缓冲存储器对应的寄存器；

所述寄存器用于存储由所述控制器赋值的标识位，当所述标识位为第一数值时表示：所述寄存器对应的上传数据缓冲存储器中有未传完的数据。

可选的，所述上传数据缓冲存储器的数量为多个；

多个上传数据缓冲存储器分别通过所述控制器与所述USB芯片的数据接收端点相连，其中，所述控制器用于按照预设的类型排序，依次上传所述多个上传数据缓冲存储器中的数据至所述数据接收端点。

可选的，所述装置还包括：

缓存模块；

所述缓存模块中包括控制信号缓冲存储器、响应信号缓冲存储器和数据缓冲存储器；