[发明专利]可重新配置的低功率和低功率栅极引导电路

权利要求书

1.一种采样电路，包括：

开关电路，包括用于接收输入电压的开关输入、栅极输入和开关输出；和

栅极升压电路，为所述开关电路的栅极输入提供升压时钟信号，其中所述升压时钟信号的升压电压通过电压偏移跟踪所述输入电压；

其中所述栅极升压电路包括：

耦合在第一电路节点和第二电路节点之间的单个升压电容，其中高电源电压施加到所述第一电路节点并且所述输入电压施加到所述第二电路节点，以在所述单个升压电容上产生升压电压；以及

用于接收使能信号的使能输入，并且所述栅极升压电路根据所述使能信号提供升压时钟信号或未升压时钟信号到所述开关电路的栅极输入。

2.根据权利要求1所述的采样电路，其中所述栅极升压电路包括耦合到所述高电源电压和所述第一电路节点的晶体管，其中所述升压时钟信号也被提供给第一晶体管的栅极输入以将所述高电源电压施加到所述单个升压电容。

3.根据权利要求2所述的采样电路，其中所述晶体管是p型金属氧化物半导体(PMOS)晶体管，并且所述第一晶体管的晶体管主体耦合到所述第一电路节点。

4.根据权利要求1所述的采样电路，包括：包括低压装置的第一逆变器和第二逆变器，其中所述第一逆变器耦合在所述高电源电压和所述第二电路节点之间并且被配置为接收未升压时钟信号；以及所述第二逆变器耦合在所述第一电路节点和所述第二电路节点之间并且被配置为输出所述升压时钟信号。

5.根据权利要求1所述的采样电路，其中所述栅极升压电路包括耦合到所述高电源电压和所述第一电路节点的第一晶体管，其中所述晶体管包括耦合到所述使能信号的栅极输入，并且所述第一晶体管根据所述使能信号将所述高电源电压提供给所述第一电路节点。

6.根据权利要求1所述的采样电路，包括耦合在所述第二电路节点和低电源电压之间的第二晶体管，其中所述第二晶体管根据所述使能信号和所述未升压时钟信号向所述第二电路节点施加低电源电压。

7.根据权利要求1所述的采样电路，包括耦合到所述输入电压和所述第二电路节点的传输门电路，其中所述传输门被配置为根据所述使能信号和所述未升压时钟信号向所述第二电路节点提供输入电压。

8.根据权利要求1所述的采样电路，包括ADC电路，其中所述采样电路的输出施加于所述ADC电路的输入。

9.根据权利要求1所述的采样电路，其中所述开关电路包含在开关电容器电路中。

10.一种模数转换器ADC电路，包括：

采样电路，被配置为采样所述ADC电路的输入电压，其中所述采样电路包括：

开关电路，包括用于接收输入电压的开关输入、栅极输入和开关输出；和

栅极升压电路，为所述开关电路的栅极输入提供升压时钟信号，其中所述升压时钟信号的升压电压通过电压偏移跟踪所述输入电压，其中所述栅极升压电路包括：耦合在第一电路节点和第二电路节点之间的单个升压电容，其中高电源电压施加到第一电路节点并且所述输入电压施加到第二电路节点以在单个升压电容上产生升压电压，从而提供升压时钟信号，以及耦合在所述第一电路节点和所述第二电路节点之间的缓冲电路，其中所述缓冲电路接收未升压时钟信号并输出升压时钟信号，并且其中所述缓冲电路包括作为低压器件的多个晶体管；

数模转换器(DAC)电路，可操作地耦合到所述采样电路；

比较器电路，被配置为在所述ADC电路的位试验期间将DAC的输出电压与指定的阈值电压进行比较；和

逻辑电路，被配置为执行所述ADC电路的位试验。

11.根据权利要求10所述的ADC电路，其中所述栅极升压电路包括耦合到所述高电源电压和所述第一电路节点的晶体管，其中所述升压时钟信号被提供给第一晶体管的栅极输入以将所述高电源电压施加到所述单个升压电容，并且所述晶体管的晶体管主体耦合到所述第一电路节点。