[发明专利]线路结构及其制造方法

说明书

本发明提供一种线路结构，包括：基底、接垫、介电层、导电层、黏着层以及导电凸块。接垫配置在基底上。介电层配置在基底上，且暴露出部分接垫。导电层接触接垫且自接垫延伸覆盖介电层的顶面。黏着层配置在介电层与导电层之间。导电凸块自导电层的顶面向上延伸。导电凸块与导电层为一体成型。另提供一种线路结构的制造方法。

技术领域

本发明涉及一种半导体结构及其制造方法，尤其涉及一种线路结构及其制造方法。

背景技术

近年来，由于各种电子构件(例如晶体管、二极管、电阻器、电容器等)的积集度不断提升，半导体工业因而快速成长。这种积集度的提升，大多是因为最小特征尺寸的持续缩小，使得更多的构件整合在一特定的区域中。

相较于传统的封装结构，这些尺寸较小的电子构件具有较小的面积，因而需要较小的封装结构。举例来说，半导体芯片或晶粒具有越来越多的输入/输出(I/O)焊垫，重布线层(redistribution layer，RDL)可将半导体芯片或晶粒的原始I/O焊垫的位置重新布局于半导体芯片或晶粒的周围，以增加I/O数量。

然而，在传统晶圆级封装工艺中，重布线层结构与铜柱凸块都是重复使用溅镀、电镀、光刻、蚀刻等工艺来形成多层结构。多道工艺除了步骤繁琐之外，各工艺步骤之间的良率损失、材料浪费以及机台多样化都会造成制造成本高涨。另外，多层结构中的各层间会有黏着性的问题，且不同金属材料之间也容易产生金属间化合物(intermetallic compound，IMC)。因此，传统重布线层结构与铜柱凸块之间的界面常在可靠度测试时发生剥离和断裂的问题。

发明内容

本发明提供一种线路结构，包括：基底、接垫、介电层、导电层、黏着层以及导电凸块。接垫配置在基底上。介电层配置在基底上，且暴露出部分接垫。导电层接触接垫且自接垫延伸覆盖介电层的顶面。黏着层配置在介电层与导电层之间。导电凸块自导电层的顶面向上延伸。导电凸块与导电层为一体成型。

本发明提供一种线路结构的制造方法，其步骤如下。在基底上形成接垫。在基底上形成介电层。介电层具有开口，其暴露出部分接垫。在介电层上形成黏着层。黏着层覆盖开口的侧壁且延伸覆盖介电层的顶面。通过第一3D打印技术形成线路层。线路层包括：导电层与导电凸块。导电层接触接垫且自接垫沿着第一方向延伸覆盖黏着层的顶面。导电凸块自黏着层上的导电层的第一顶面沿着第二方向延伸。第一方向与第二方向不同。在线路层上形成钝化层。钝化层覆盖导电层的第二顶面且覆盖导电凸块的部分侧壁。在导电凸块上形成焊料层。

基于上述，本发明通过3D打印技术形成线路层(其包括导电层与导电凸块)，以使导电层与导电凸块为一体成型。也就是说，导电层与导电凸块是以相同工艺步骤且以相同材料来形成，藉此避免不同材料之间的黏着性与IMC的问题。如此一来，本发明便可大幅增加线路结构中的导电层与导电凸块之间的结构强度，进而提升产品可靠度。另外，本发明的线路结构的制造方法也具有工艺步骤简单的优点，进而提升产品的商业竞争力。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A至图1E是依照本发明一实施例的一种线路结构的制造流程的剖面示意图；

图2是图1C的线路结构的一部分的剖面放大图。

具体实施方式

参照本实施例的附图以更全面地阐述本发明。然而，本发明也可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层与区域的厚度会为了清楚起见而放大。相同或相似的元件标号表示相同或相似的元件，以下段落将不再一一赘述。