[发明专利]一种显示驱动电路及显示驱动方法

说明书

本发明公开了一种显示驱动电路及显示驱动方法，该显示驱动电路包括：供电模块、时序控制模块和驱动模块；其中，供电模块被配置为对时序控制模块输出至少两个电压信号；时序控制模块被配置为对接收到的至少两个电压信号的输出时序进行调节，并按调节后的输出时序将至少两个电压信号逐个输出至驱动模块；驱动模块被配置为根据接收到的至少两个电压信号驱动显示面板进行显示。通过时序控制模块调节各电压信号的上电时序，从而避免了因上电时序异常造成的IC等硬件损伤。

技术领域

本发明涉及显示技术领域，尤其涉及一种显示驱动电路及显示驱动方法。

背景技术

在显示行业中，每个部件如Tcon IC、P-Gamma IC、Driver IC等控制单元，对电压的上电时序有固定的要求，只有满足要求后才能使IC处于正常的工作状态，如上电时序未满足要求，可能会造成IC内部工作器件的损坏，造成较大的损失。

发明内容

有鉴于此，本发明实施例提供一种显示驱动电路及显示驱动方法，用以解决现有技术中存在的因上电时序异常导致的硬件损伤问题。

因此，本发明实施例提供的一种显示驱动电路，包括：供电模块、时序控制模块和驱动模块；其中，

所述供电模块被配置为对所述时序控制模块输出至少两个电压信号；

所述时序控制模块被配置为对接收到的至少两个所述电压信号的输出时序进行调节，并按调节后的输出时序将至少两个所述电压信号逐个输出至所述驱动模块；

所述驱动模块被配置为根据接收到的至少两个所述电压信号驱动显示面板进行显示。

在一种可能的实现方式中，在本发明实施例提供的上述显示驱动电路中，还包括：适配器和同步串行总线；其中，所述同步串行总线由串行数据线和串行时钟线构成；

所述时序控制模块，包括：多个时序控制子模块；

所述适配器被配置为根据所述串行数据线和所述串行时钟线提供的信号，生成并向各所述时序控制子模块输出一一对应的时钟信号；

每一所述时序控制子模块被配置为对应接收一所述电压信号，并根据对应接收的所述时钟信号控制对应接收的所述电压信号的输出时间。

在一种可能的实现方式中，在本发明实施例提供的上述显示驱动电路中，所述时序控制子模块，包括：计数器、第一三极管、第一电阻、第二电阻和第一开关晶体管；其中，

所述计数器的输入端与所述适配器相连，所述计数器的输出端与所述第一三极管的基极相连，所述第一三极管的发射极接地，所述第一三极管的集电极与所述第一电阻的一端相连，所述第一电阻的另一端与所述第二电阻的一端、所述第一开关晶体管的栅极分别相连，所述第二电阻的另一端、所述第一开关晶体管的第一极均与所述供电模块相连，所述第一开关晶体管的第二极与所述驱动模块相连。

在一种可能的实现方式中，在本发明实施例提供的上述显示驱动电路中，所述时序控制模块，包括：多个时序控制子模块；

每一时序控制子模块被配置为对应接收两个所述电压信号，其中两个所述电压信号分别为所述第一电压信号和所述第二电压信号；并通过接收的所述第一电压信号控制所述第二电压信号的输出时间。

在一种可能的实现方式中，在本发明实施例提供的上述显示驱动电路中，所述时序控制子模块，包括：第三电阻、第四电阻、第五电阻、第六电阻、第二三极管、第二开关晶体管、第一电容、第二电容和第三电容；其中，