[发明专利]半导体存储器装置及其操作方法

说明书

本申请提供了一种半导体存储器装置及其操作方法。所述半导体存储器装置具有存储器单元阵列和修复控制电路。存储器单元阵列包括正常单元区和冗余单元区，正常单元区包括多个正常区组，冗余单元区被构造为替代正常单元区的失效的存储器单元。修复控制电路被构造为：基于输入地址从所述多个正常区组中确定目标正常区组，基于目标正常区组从多个失效地址中提取目标失效地址，以及基于目标失效地址和输入地址控制修复操作。

相关申请的交叉引用

本申请要求于2017年11月24日在韩国知识产权局提交的韩国专利申请No.10-2017-0158829的优先权，该申请的公开以引用方式全文并入本文中。

技术领域

示例实施例一般性地涉及半导体集成电路。例如，至少一些示例实施例涉及一种半导体存储器装置和/或一种操作半导体存储器装置的方法，用于有效修复操作。

背景技术

半导体存储器装置可划分为诸如闪速存储器的非易失性存储器装置和诸如动态随机存取存储器(DRAM)的易失性存储器装置。闪速存储器可用作用于存储海量数据的贮存器，并且DRAM可用作用于存储系统数据的主要存储器。近来，半导体存储器装置的制造规模减小，以增大集成度，因此，比特错误率可增加，产率可下降。为了确保特定程度的产率，可使用利用冗余资源的修复方案。然而，半导体存储器装置的大小可增大以实施修复方案。

发明内容

一些示例实施例可提供一种半导体存储器装置和/或一种操作半导体存储器装置的方法，能够有效执行修复操作。

一些示例实施例涉及一种半导体存储器装置，该半导体存储器装置包括：存储器单元阵列，其包括正常单元区和冗余单元区，正常单元区包括多个正常区组，冗余单元区被构造为替代正常单元区的失效的存储器单元；以及修复控制电路，其被构造为基于输入地址从所述多个正常区组中确定目标正常区组，基于目标正常区组从多个失效地址中提取目标失效地址，以及基于目标失效地址和输入地址控制修复操作。

一些示例实施例涉及一种半导体存储器装置，该半导体存储器装置包括：正常单元区，其包括多个正常区组，所述正常区组中的每一个包括多个子区，包括在正常区组中的对应一个中的所述多个子区根据循环方案在列方向上按次序逐个排列；冗余单元区，其被构造为替代正常单元区的失效的存储器单元；以及修复控制电路，其被构造为，基于输入地址确定所述多个正常区组中的目标正常区组，基于目标正常区组从多个失效地址中提取目标失效地址，以及基于目标失效地址和输入地址控制修复操作。

一些示例实施例涉及一种操作半导体存储器装置的方法，所述半导体存储器装置包括正常单元区和冗余单元区，正常单元区分为多个正常区组，并且冗余单元区被构造为替代正常单元区的失效的存储器单元。在一些示例实施例中，所述方法包括以下步骤：基于输入地址从所述多个正常区组中确定目标正常区组；基于目标正常区组从多个失效地址中提取目标失效地址；以及基于目标失效地址和输入地址控制修复操作。

根据示例实施例的半导体存储器装置和操作半导体存储器装置的方法可通过将正常单元区分组为所述多个正常区组以减少比较器的数量和被存储和用于比较的失效地址的比特数来减小半导体存储器装置的大小。

另外，根据示例实施例的半导体存储器装置和操作半导体存储器装置的方法可通过将各个正常区组分为多个子块和将邻近的子区布置在不同的正常区组中来增大半导体存储器装置的产率而不增大半导体存储器装置的大小。

附图说明

将从下面结合附图的详细描述中更清楚地理解本公开的示例实施例。

图1是示出操作根据示例实施例的半导体存储器装置的方法的流程图；

图2是示出包括在根据示例实施例的半导体存储器装置中的存储器单元阵列的示例实施例的图；

图3是示出根据示例实施例的存储器系统的框图；