[发明专利]参考电压控制电路和模数转换器

说明书

本发明公开一种参考电压控制电路和模数转换器，其中，参考电压控制电路包括参考电压生成电路、多组采样开关单元和逻辑控制电路，DAC电容阵列开始采样或者转换前将采样开关单元切换到第二正参考电压和第二负参考电压，第二正参考电压和第二负参考电压开始为DAC电容阵列充电和放电，并将DAC电容阵列的电压上升至预设电压，接着将采样开关单元切换到第一正参考电压和第一负参考电压，DAC电容阵列由第一正参考电压和第一负参考电压完成充电和放电至目标电压，在预设电压到目标电压之间由第一正参考电压和第一负参考电压完成，更少的的电荷注入和抽取，从而实现了SFDR高性能和解决了版图面积和功耗的问题。

技术领域

本发明涉及半导体集成电路技术领域，特别涉及一种参考电压控制电路和模数转换器。

背景技术

对于基于电容阵列的充放电进行量化的非低速超高精度模数转换器(ADC)，参考电压部分将占据大部分的版图面积，甚至远大于模数转换器的核心电路部分。

在ADC的采样以及转换过程中，CDAC的上极板或者下极板需要重新建立到某个电压值，而Vrefp/Vrefn都需要对CDAC电容阵列进行充电和放电以实现这个过程(ADC转换的4个步骤：采样，保持，量化，编码)。在充电和放电的过程中，CDAC电容阵列不断从Vrefp/Vrefn抽取电荷，这会导致在原本只有直流分量的参考电压出现输入信号的二次谐波，而退耦电容(de-coupling cap，简称decap)相当于一个电荷储蓄池来保持Vrefp/Vrefn的稳定，参考电压驱动电流Idriver的作用就是不断的对退耦电容的Vrefp端进行充电来补偿被抽取的电荷以此将Vrefp/Vrefn的电压钳制在一个稳定的范围值内，极大的退耦电容以及参考电压驱动电流是工程师们在设计高性能SARADC的参考电压所常用的方案，通常将decap加倍的效果与将Idriver加倍以及将CDAC容值减半的效果类似，工程师们通常会权衡decap容值大小，Idriver电流大小以及CDAC容值大小。传统的参考电压方案，500pF的退耦电容以及500uA的驱动电流对应的参考电压仅够提供66dB SFDR(Spurious Free Dynamic range.无杂散动态范围)的ADC性能，当66dB SFDR不够满足设计者的要求时，需要进一步增加decap以及Idriver，由于系统要求16bits有效分辨率，对SFDR的要求超过98dB。对于一般的参考电压方案，驱动此SAR ADC需要2nF decap以及5mA Idriver。对于低功耗系统，参考电压部分版图面积将会很大。

发明内容

本发明的主要目的是提供一种参考电压控制电路，旨在以较小的版图面积实现SFDR高性能要求。

为实现上述目的，本发明提出的一种参考电压控制电路，用于为DAC电容阵列提供参考电压，参考电压控制电路包括参考电压生成电路、多组采样开关单元和逻辑控制电路；所述参考电压生成电路的输出端经多组所述采样开关单元与所述DAC电容阵列的参考电压输入端对应连接，所述逻辑控制电路的控制端与所述多组采样开关单元的受控端连接；

所述参考电压生成电路，包括用于输出第一正参考电压的第一电压输出端、用于输出第一负参考电压的第二电压输出端、用于输出第二正参考电压的第三电压输出端以及用于输出第二负参考电压的第四电压输出端，所述参考电压生成电路的四个电压输出端经各组所述采样开关单元与所述DAC电容阵列的每一采样电容的一端对应连接，每一所述采样电容的另一端与模拟输入信号的输出端连接；

所述逻辑控制电路，用于控制多组所述采样开关单元切换至与所述参考电压生成电路的第三电压输出端和第四电压输出端连接，以通过所述第二正参考电压和所述第二负参考电压对所述DAC电容阵列进行充电和放电，在所述DAC电容阵列的电压上升至预设电压时，控制多组所述采样开关单元切换至与所述参考电压生成电路的第一电压输出端和第二电压输出端连接，以通过所述第一正参考电压和所述第一负参考电压对所述DAC电容阵列继续充电和放电，直至所述DAC电容阵列的电压上升至目标电压。