[发明专利]同步采样系统及自动相位选择方法

说明书

本发明提供一种同步采样系统及自动相位选择方法，包括：输出同步的待接收数据信号及待接收时钟信号的发送模块；基于待接收时钟信号确定待接收数据信号的相位，并基于待接收时钟信号的相位调整接收端采样时钟信号与待接收数据信号同步的时钟数据相位同步模块；对待接收数据信号同步采样的接收模块。获取同步的待接收时钟信号及待接收数据信号；检测待接收时钟信号的相位，并调整接收端采样时钟信号，以使接收端采样时钟信号与待接收数据信号同步。本发明通过检测采样时钟信号的相位变化，确定数据信号相位，使接收端采样时钟信号与待接数据同步，达到时序收敛的目的，大大提高数据传输的准确性，为高速数据传输提供保障。

技术领域

本发明涉及芯片设计领域，特别是涉及一种同步采样系统及自动相位选择方法。

背景技术

数据传输需要提供数据信号及与数据信号同步的时钟信号，方可实现准确的数据传输；不同步的数据信号与时钟信号会导致采样到的数据信号不准确或出现错误，影响数据传输的质量。随着信息技术的飞速发展，数据的传输速率越来越快，在高速（例如10GHz以上）数据传输中，由于时钟信号和数据信号延时的不确定性，导致后级同步电路很难保证采样时钟沿和数据的相位关系仍然满足时序收敛条件，进而直接影响同步采样的准确性，因此，高速数据同步中数据信号与时钟信号的同步显得尤为重要。

如图1所示，现有的高速数据同步采样系统1，包括：第一D触发器11及第二D触发器12。时钟信号经过第一延时13后作为所述第一D触发器11的采样时钟，数据信号基于所述第一D触发器11在采样时钟的上升沿被采样，此时，数据信号与时钟信号同步；所述第一D触发器11输出的数据信号经过第三延时15后输出到所述第二D触发器12的数据输入端，时钟信号再经由第二延时14输出到所述第二D触发器12的时钟输入端，由于第二延时14与第三延时15很难匹配，因此，第二D触发器12接收到的数据信号与采样时钟不同步，如图1所示，采样时钟的上升沿对应数据信号的上升沿或下降沿，而实际上，采样时钟的上升沿应对应数据信号的中心位置（即虚线所示采样时钟的上升沿）；当采样时钟的上升沿对应数据信号的上升沿或下降沿时，采集到的数据仅仅是边沿，而并非是实际数据，导致采样结果的错误。

因此，如何实现高速数据同步采样系统中数据信号与时钟信号的同步，保证采样时钟沿和数据的相位关系满足时序收敛条件，提高数据采样准确性，已成为本领域技术人员亟待解决的问题之一。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种同步采样系统及自动相位选择方法，用于解决现有技术中高速数据同步时，时钟信号和数据信号不同步，影响数据传输质量的问题。

为实现上述目的及其他相关目的，本发明提供一种同步采样系统，所述同步采样系统至少包括：

发送模块，输出待接收数据信号及待接收时钟信号，所述待接收时钟信号和所述待接收数据信号同步；

时钟数据相位同步模块，连接于所述发送模块的输出端，检测所述待接收时钟信号的相位，并基于所述待接收时钟信号的相位调整接收端采样时钟信号的相位，以使所述接收端采样时钟信号与所述待接收数据信号同步；

接收模块，接收所述待接收数据信号及所述接收端采样时钟信号，以实现接收模块端数据信号的同步采样；

其中，所述时钟数据相位同步模块包括多相位时钟产生单元、相位匹配单元、鉴相单元及相位选择单元；

原始时钟信号经第四路径延时得到延时时钟信号；

所述多相位时钟产生单元接收所述延时时钟信号，基于所述延时时钟信号通过相位内插产生多个不同相位的鉴相时钟信号及待选采样时钟信号；

所述相位匹配单元接收所述待接收时钟信号，对所述待接收时钟信号进行相位调整，以使得所述相位匹配单元输出的相位匹配时钟信号与所述待选采样时钟信号的相位匹配；