[发明专利]用于多级存储器早期页面降级的方法和装置

说明书

描述了一种装置，其包括耦合到多级存储器的存储器控制器，所述多级存储器的特征在于更高级别以及更低级别。所述存储器控制器具有早期降级逻辑电路，其用于在系统软件将另一页面从更低级别提升到更高级别之前，将页面从更高级别降级到更低级别，而不需要系统软件指示存储器控制器对页面进行降级。

技术领域

本发明的领域一般涉及计算科学，并且更具体地，涉及用于多级存储器早期页面降级的方法和装置。

背景技术

许多计算机系统中的相关问题是系统存储器(也称为“主存储器”)。这里，如本领域所理解的，计算系统通过执行存储在系统存储器中的程序代码和读取/写入程序代码从/向系统存储器操作的数据来进行操作。因此，系统存储器在计算系统的操作过程中被大量利用用于许多程序代码和数据读取以及许多数据写入。因此，寻找提高系统存储器访问性能的方法是计算系统工程师的动机。

附图说明

通过以下结合附图的详细描述，可以更好地理解本发明，其中：

图1示出了具有多级系统存储器的计算系统；

图2示出了具有多级系统存储器的计算系统的潜在低效率；

图3示出了用于具有早期降级逻辑电路的多级存储器的存储器控制器；

图4a、图4b、图4c、图4d、图4e、图4f和图4g示出了早期页面降级过程；

图5示出了早期页面降级方法；

图6示出了计算系统。

具体实施方式

图1示出了具有多层或多级系统存储器112的计算系统100的实施例。根据各种实施例，更小、更快的近存储器113(例如，更高带宽和/或小访问时间等等)可以用作更大、更慢的远存储器114(例如，更低的带宽和/或大的访问时间等)的高速缓存。在各种实施例中，近存储器113用于存储保存在系统存储器112中的程序代码和/或数据的更频繁访问的项目。通过将更频繁使用的项目存储在近存储器113中，观察到系统存储器112更快，因为系统将经常从/向存储在更快的近存储器113中的项目读/写。

根据各种实施例，近存储器113具有比下分层远存储器114更低的访问时间。例如，近存储器113可以通过具有比远存储器114更快的时钟速度来表现出减少的访问时间。这里，近存储器113可以是与存储器控制器116共同定位的更快的(例如，更低的访问时间的)易失性系统存储器技术(例如，高性能动态随机存取存储器(DRAM)和/或SRAM存储器单元)。相比之下，远存储器114可以是以较慢时钟速度实现的易失性存储器技术(例如，接收较慢时钟的DRAM组件)，或者是比易失性/DRAM存储器或用于近存储器的任何技术更慢(例如，更长的访问时间)的非易失性存储器技术。

例如，远存储器114可以包括新兴的非易失性随机存取存储器技术，例如，仅举几个可能性，基于相变的存储器、三维交叉点存储器、“就地写入”非易失性主存储器设备、具有由硫属化物、多级闪存、多阈值级闪存、基于铁电的存储器(例如，FRAM)、基于磁的存储器(例如，MRAM)、基于自旋转移矩的存储器(例如，STT-RAM)、基于电阻器的存储器(例如，ReRAM)、基于忆阻器的存储器、通用存储器、Ge2Sb2Te5存储器、可编程金属化单元存储器、非晶单元存储器、Ovshinsky存储器等组成的存储器单元的存储器设备。任何这些技术可以是字节可寻址的，以便实现为计算系统中的系统存储器(也称为“主存储器”)，而不是传统的基于块或扇区的非易失性大容量存储装置。