[发明专利]三维空间束缚单杂质原子晶体管及其制备方法

说明书

一种三维空间束缚单杂质原子晶体管，基于SOI基片制备而成，所述三维空间束缚单杂质原子晶体管，包括：硅衬底；氧化物绝缘层，制作在所述硅衬底上；双V型凹槽纳米结构，制作在所述氧化物绝缘层上，双V型凹槽位于双V型凹槽纳米结构的两端之间；源区硅电导台面，位于所述氧化物绝缘层上，与所述双V型凹槽纳米结构的一端相连；漏区硅电导台面，位于所述氧化物绝缘层上，与所述双V型凹槽纳米结构的另一端相连；氧化物薄层，包裹在源区硅电导台面、漏区硅电导台面和双V型凹槽纳米结构的表面；栅极导电条，形成于氧化物绝缘层上，将双V型凹槽纳米结构的形成有双V型凹槽的部分覆盖，延伸方向垂直于所述双V型凹槽纳米结构的延伸方向；以及电极。

技术领域

本公开涉及纳米结构晶体管及其制备领域，尤其涉及一种三维空间束缚单杂质原子晶体管及其制备方法。

背景技术

无结硅纳米线晶体管是亚10nm器件研究的重要方向。在如此小的导电沟道内，杂质原子对器件特性的影响日益显著，研究杂质原子在低温甚至室温下对输运特性的影响已成为新的研究热点。

目前关于单原子掺杂器件的大多数报道，仅在低于15K的低温下报告了单原子晶体管的隧穿操作，而在高温下，预计隧道效应会被抹掉。报告的结果主要是针对具有没有任何特殊图案的通道的晶体管获得的。2008年，Michiharu Tabe研究组证实了在极窄沟道中探测单个杂质原子的可能性，证明了被限制在纳米线沟道角落里的杂质原子由于空间限制和介电限制效应，其基态能级向下移动，势垒变高，从而提高了可发生电子隧穿的温度[Physical Review B(2013)doi：10.1103/PhysRevB.87.085420]目前现有的常规无结晶体管只能在低温下观测到量子效应，为提高量子效应的工作温度，从缩小器件的尺寸和通过耦合几个紧密定位的供体原子来形成深层量子点两种方法考虑。减小纳米线沟道的横截面在很大程度上受表面粗糙度的影响，而且工艺上也是很大的挑战；将少数供体原子作为分子紧密耦合形成量子点，这种方法虽然能显着降低基态能级和提高隧道势垒，但是选择性的逐个掺杂原子无法实现精确控制。

发明内容

(一)要解决的技术问题

基于上述问题，本公开提供了一种基于绝缘上层硅(SOI)衬底的三维空间束缚单杂质原子晶体管及其制备方法，提出了一种三维空间束缚单杂质原子的纳米级Si沟道的特殊设计，以缓解现有技术中单原子器件量子效应的工作温度较低等技术问题

(二)技术方案

本公开的一个方面，提供一种三维空间束缚单杂质原子晶体管，基于SOI基片制备而成，所述三维空间束缚单杂质原子晶体管，包括：硅衬底10；氧化物绝缘层11，制作在所述硅衬底10上；双V型凹槽纳米结构12，制作在所述氧化物绝缘层11上，双V型凹槽位于双V型凹槽纳米结构12的两端之间；源区硅电导台面13，位于所述氧化物绝缘层11上，与所述双V型凹槽纳米结构12的一端相连；漏区硅电导台面14，位于所述氧化物绝缘层11上，与所述双V型凹槽纳米结构12的另一端相连；氧化物薄层，包裹在源区硅电导台面13、漏区硅电导台面14和双V型凹槽纳米结构12的表面；栅极导电条15，形成于氧化物绝缘层11上，将所述双V型凹槽纳米结构12的形成有双V型凹槽的部分覆盖，延伸方向垂直于所述双V型凹槽纳米结构12的延伸方向；以及电极。

在本公开实施例中，所述双V型凹槽纳米结构12的双V型凹槽间距L为50±5nm。

在本公开实施例中，所述栅极导电条15包裹双V型凹槽纳米结构12的部分与双V型凹槽纳米结构12的凹槽形状一致，同为双V型凹槽结构。

在本公开实施例中，所述源区硅电导台面13、漏区硅电导台面14和双V型凹槽纳米结构12的掺杂类型包括：N型或P型；掺杂浓度为1×10¹⁹cm^-3至1×10²¹cm^-3之间。